La Chine sait transformer une technologie maîtrisée en production massive à une vitesse difficile à égaler. Elon Musk pense toutefois que les architectures mémoire les plus avancées pourraient encore enrayer cette mécanique.
La RAM chinoise face au défi du changement d’échelle
Cette prise de position intervient après la présentation, à Shanghai, de la feuille de route de CXMT. Le fabricant chinois prévoit de lancer avant la fin de l’année des puces DDR5 associant hybrid bonding et cellules mémoire 4F², alors que Samsung ne serait attendu sur ce terrain qu’en 2028.
L’architecture 4F² réorganise verticalement les composants de la cellule mémoire, plutôt que de les disposer horizontalement. Elle vise ainsi à réduire la surface occupée tout en améliorant les performances, mais son intérêt industriel dépendra des rendements, des volumes et des coûts réellement obtenus.
Interrogé sur la capacité de CXMT à produire cette technologie à grande échelle et à un prix compétitif, Musk a rappelé les précédents du solaire et des batteries au lithium. Une fois les équipements et procédés stabilisés, la capacité chinoise à monter en cadence serait souvent supérieure à celle du reste du monde réuni.
SpaceX, l’exception revendiquée par Musk
Musk considère SpaceX comme l’anomalie de ce rapport de force industriel. L’entreprise américaine devance régulièrement la Chine en tonnage placé en orbite, principalement grâce aux lancements destinés à la constellation Starlink, qui compte des dizaines de milliers de petits satellites dédiés à la connectivité Internet mondiale.
Le dirigeant envisage la mémoire comme une autre exception possible. Il reconnaît néanmoins que les LPDDR5 et LPDDR6 suivent des standards bien définis, un cadre que l’industrie chinoise semble résoudre rapidement.
HBM et empilement 3D restent les obstacles majeurs
Les difficultés pourraient davantage se concentrer sur la HBM et l’empilement 3D, deux domaines dans lesquels la maîtrise d’une norme ne suffit pas. L’intégration verticale multiplie les contraintes de gravure, de liaison, de dissipation thermique et de rendement sur des structures complexes.
Qualcomm explore notamment une architecture plaçant un accélérateur d’IA sous de la mémoire LPDDR. Baptisée High Bandwidth Compute, cette approche vise une bande passante effective supérieure, une consommation énergétique par token réduite et des coûts plus faibles.
La Chine progresse néanmoins sur la 3D DRAM. Naura, spécialiste des équipements de fabrication, a démontré sur un empilement de 64 couches alternant silicium et silicium-germanium, Si et SiGe, un procédé en deux étapes améliorant notamment la sélectivité de gravure et le taux de perte.
L’enjeu se situe donc moins dans la capacité à reproduire une mémoire standardisée que dans l’industrialisation fiable de nouveaux assemblages. Si CXMT et les équipementiers chinois convertissent leurs avancées en rendements compétitifs, l’avantage des acteurs historiques pourrait se réduire bien avant que les restrictions sur les équipements de pointe ne produisent tous leurs effets.
Source : Wccftech
