Avec 1,3 PFLOPS en FP8 sous une enveloppe de 350 W, Intel cherche moins à gagner la course au débit brut qu’à changer l’équation économique de l’inférence. Sa carte PCIe associe cette puissance à une capacité mémoire pouvant atteindre 480 Go, au prix d’un choix inhabituel face à la HBM.
Intel D270 : une carte PCIe pensée pour l’inférence
Anciennement connue sous le nom de code Crescent Island, la gamme GPU D-Series inaugure l’architecture Xe3P dans les centres de données. Son premier modèle, l’Intel D270, vise les charges d’inférence, les fournisseurs de « tokens-as-a-service », les stations de travail et les serveurs refroidis par air.
La carte de référence adopte une interface PCIe Gen5 x16, un TDP de 350 W et 160 Go de LPDDR5X. Les partenaires ODM pourront concevoir des variantes allant jusqu’à 480 Go, une capacité supérieure aux 432 Go de HBM4 annoncés pour l’AMD Instinct MI450X et aux 288 Go de HBM4 de NVIDIA Vera Rubin.
1,3 PFLOPS en FP8 dans une enveloppe de 350 W
Intel revendique jusqu’à 1,3 PFLOPS en FP8. À titre de comparaison, l’AMD Radeon AI PRO R9700 atteint 766 TFLOPS en FP8 avec parcimonie structurée, 383 TFLOPS en dense et 1,53 TOPS en INT4 pour 300 W. La NVIDIA RTX PRO 5500 Blackwell délivre environ 846 TFLOPS en FP8 et 1,692 PFLOPS en FP4 à 600 W, tandis que la RTX PRO 5000 Blackwell se situe autour de 535 TFLOPS en FP8 et 1,071 PFLOPS en FP4 pour 300 W.
L’AMD Instinct MI350P reste devant avec 2,3 PFLOPS en OCP-FP8 ou MXFP8, 144 Go de HBM3E et 4 To/s de bande passante, pour un TDP de 600 W configurable à 450 W. Intel ne cherche donc pas à supplanter les accélérateurs HBM les plus rapides, mais à proposer davantage de mémoire et un meilleur ratio capacité, consommation et coût total de possession.
Xe3P abandonne les blocs graphiques au profit du calcul IA
Crescent Island repose sur quatre Compute Slices comprenant chacun huit Xe Cores, soit 32 cœurs Xe3P, 256 moteurs vectoriels et 256 unités XMX. Chaque Xe Core intègre huit Vector Engines et huit moteurs XMX, ces derniers reposant sur une matrice systolique d’une profondeur de 16.
Les moteurs vectoriels prennent en charge les précisions FP4 et FP8, le co-issue à trois voies, des fonctions mathématiques étendues et le FP64 à pleine vitesse, avec 64 FMA par Xe Core. Intel mentionne également 1 Mo de GRF par Xe Core, des unités load/store, un cache d’instructions dédié et un ensemble L1/SLM.
Le sous-système mémoire comprend 512 Ko de L1/SLM par Xe Core, soit 16 Mo au total, ainsi que 32 Mo de cache L2 unifié. Avec de la LPDDR5X-9600, la bande passante est estimée à environ 1,5 To/s, contre 640 Go/s pour la Radeon AI PRO R9700, près de 1,4 To/s pour la RTX PRO 5500 et environ 1,34 To/s pour la RTX PRO 5000.
Le silicium écarte les blocs graphiques et la prise en charge 3D traditionnels afin de consacrer davantage de surface au GPGPU et aux traitements IA. Les formats couverts s’étendent du FP4 au FP64, avec une optimisation particulière pour le prefill, plus dépendant du calcul, les longs contextes et le maintien de grands caches KV.
La LPDDR5X échange de la bande passante contre la capacité
Le recours à la LPDDR5X réduit la consommation, les coûts et la dépendance à une HBM3E ou HBM4 toujours sous tension. Il permet aussi de multiplier les canaux dans un espace dense, tout en intégrant des fonctions de fiabilité telles que la protection ECC, la gestion dynamique des erreurs et le PCIe Advanced Error Reporting.
Ce compromis favorise l’hébergement de modèles volumineux et de caches KV sur une seule carte, mais expose le D270 sur les phases de décodage limitées par la mémoire. La bande passante restera nettement inférieure à celle des solutions HBM haut de gamme, même si le prefill et le décodage spéculatif peuvent davantage exploiter ses ressources de calcul.
Un environnement ouvert face au poids de CUDA
Intel promet la prise en charge des modèles de langage, de raisonnement, multimodaux et de diffusion. L’environnement doit fonctionner avec vLLM, SGLang, llm-d et NVIDIA Dynamo, notamment pour le routage sensible au cache KV, son déport et l’orchestration d’agents sur une infrastructure hétérogène sans modifier leur code.
La pile commune Xe réunit notamment PyTorch, Triton, SYCL, oneDNN, OpenVINO et OpenCL. Intel prévoit aussi une intégration en amont des frameworks et une prise en charge dès leur disponibilité de nouveaux modèles ouverts, à l’image de Meta Muse Glimmer. Ces travaux sont déjà évalués avec les cartes Arc Pro B-Series.
Les premiers échantillons de Crescent Island sont attendus chez les clients au second semestre 2026. La gamme Xe3P doit aussi s’étendre aux iGPU clients et à la future famille Arc C-Series, tout en conservant une base logicielle compatible entre les différentes plateformes Intel.
Le D270 sera crédible si Intel transforme ses annonces logicielles en performances soutenues sur les moteurs d’inférence réellement déployés. Sur le matériel, le pari est cohérent : sacrifier une partie de la bande passante HBM pour loger davantage de modèles et de cache KV peut réduire le nombre de cartes nécessaires, donc le coût du serveur, précisément là où l’inférence devient le principal poste de dépense.
Source : Wccftech
