Le découpage des SoC en chiplets quitte peu à peu le terrain des promesses pour entrer dans les feuilles de route produit. Chez AMD, ce virage se traduit par l’arrivée d’interfaces UCIe 1.1 directement intégrées à certains Versal RF, avec en ligne de mire des assemblages hétérogènes bien plus souples.
UCIe entre dans la gamme Versal RF
AMD va proposer les premiers Versal adaptive SoCs avec support natif de l’Universal Chiplet Interconnect Express. L’objectif est clair : permettre une communication à faible consommation et à très haut débit entre SoC adaptatifs AMD et chiplets spécialisés co-packagés dans un même boîtier.
Les premiers modèles concernés seront les Versal RF Series. Ces puces seront les premières de la famille Versal à activer une connectivité UCIe 1.1, avec jusqu’à quatre interfaces UCIe-SP indépendantes, pour standard-package, et jusqu’à deux interfaces UCIe-AP, pour advanced-package. AMD évoque une bande passante agrégée interne au package de niveau multi-térabits par seconde.
Le groupe précise que d’autres SoC adaptatifs AMD compatibles UCIe suivront à mesure que le marché gagnera en maturité. La disponibilité de chiplets de production associés à certains Versal RF est attendue au quatrième trimestre 2027.
Une plateforme pensée pour les assemblages hétérogènes
Les Versal RF Series réunissent dans une seule puce des convertisseurs RF haute résolution, des blocs IP dédiés au DSP, des AI Engines et de la logique programmable. AMD met en avant jusqu’à 80 TOPS de calcul DSP hétérogène, ainsi que des gains de type SWAP-C sur la taille, le poids, la consommation et le coût, en consolidant l’équivalent fonctionnel de six composants dans un seul package.
Avec l’ajout d’UCIe, ces SoC pourront dialoguer directement avec des chiplets optimisés pour des charges bien précises. AMD cite notamment des front-ends RF ou convertisseurs tiers, des accélérateurs IA, des CPU, des blocs de calcul spécialisés de type GPU, des moteurs de sécurité sur mesure, des processeurs de communication et des ASIC dédiés.
Pourquoi AMD mise sur UCIe
Jusqu’ici, l’intégration d’éléments comme des front-ends RF, accélérateurs IA, interfaces optiques, sous-systèmes mémoire ou ASIC personnalisés passait souvent par des liaisons au niveau de la carte. Ce choix alourdit la latence, la consommation, l’encombrement et la complexité de conception. UCIe déplace cette interconnexion à l’intérieur du package avec un standard ouvert, y compris pour des blocs issus de fournisseurs différents.
AMD souligne aussi un avantage face aux liaisons carte basées sur ses interfaces sérialisées GTM2 : la communication chiplet-à-chiplet promet davantage de bande passante, moins de latence et un meilleur rendement énergétique. À cela s’ajoutent la réutilisation d’IP silicium déjà validées, un potentiel de réduction des coûts de développement et un délai de mise sur le marché plus court.
Pour AMD, cette évolution change la nature même du Versal RF, qui cesse d’être uniquement un SoC adaptatif pour devenir une base de plateforme chiplet évolutive. Dans les segments RF, IA, réseau et communications, cette approche peut surtout éviter de relancer la conception d’un gros SoC monolithique à chaque besoin métier, ce qui devient un levier industriel bien plus important que le simple gain de performances brutes.
Source : AMD
