Quelque 8 000 milliards de paramètres à entraîner sur une infrastructure entièrement chinoise : le projet dépasserait le simple changement de fournisseur d’accélérateurs. Il mettrait à l’épreuve une chaîne matérielle et logicielle conçue pour échapper aux aléas d’approvisionnement américains.
D’après les informations de Jukan et de Teortaxes sur X, relayées par Wccftech, DeepSeek prévoit d’entraîner son prochain modèle V5 depuis zéro sur des Huawei Ascend 950DT, regroupés dans des Atlas SuperPoD. Si l’opération aboutit, elle constituerait, d’après le média, une première chinoise pour un entraînement intégral sur une plateforme matérielle entièrement nationale, accompagnée du compilateur de kernels TileLang.
DeepSeek V5 mobiliserait 160 000 Ascend 950DT
DeepSeek aurait déjà commandé 160 000 accélérateurs Ascend 950DT pour équiper son centre de données de 1 GW en Mongolie-Intérieure. La montée en cadence des livraisons est attendue au quatrième trimestre 2026. Ce choix s’inscrit dans une réduction progressive de sa dépendance au matériel NVIDIA, dont la disponibilité fluctuante complique les projets des laboratoires chinois.
Les premières informations sur cette commande d’Ascend 950DT détaillent déjà l’ampleur du déploiement envisagé et son rôle dans l’autonomie matérielle chinoise : la commande de 160 000 Ascend 950DT par DeepSeek.
Le prix de marché cité atteint environ 111 000 yuans par puce, soit 16 000 dollars, contre 15 000 à 25 000 dollars pour un NVIDIA H20. À ce tarif, la commande représenterait 2,56 milliards de dollars. À titre indicatif, avec une conversion arrondie de 0,86 euro pour un dollar, cela correspond à environ 13 800 euros par Ascend, 12 900 à 21 500 euros par H20 et 2,2 milliards d’euros pour l’ensemble de la commande, sans préjuger du prix négocié.
L’Ascend 950DT repose sur l’architecture maison DaVinci v3, de troisième génération, et sur le procédé N+3 de SMIC, de classe 7 nm avancée. Il prend en charge l’entraînement comme les charges de décodage, avec 144 Go de mémoire HBM HiZQ 2.0, une bande passante mémoire de 4,0 To/s et une interconnexion entre accélérateurs de 2,0 To/s. Les formats FP8, FP4 et HiF8, propre à Huawei, sont pris en charge nativement.
Huawei peut réunir jusqu’à 8 192 de ces puces dans un Atlas 950 SuperPoD, également appelé Supernode. L’ensemble affiche une puissance théorique de 8 EFLOPS en FP8 et des liaisons carte à carte à 2 To/s. Pour répartir un modèle de cette taille, les capacités d’interconnexion comptent autant que la puissance de calcul brute des accélérateurs.
TileLang, le véritable test au-delà des puces
DeepSeek a déjà porté sa pile logicielle sur les accélérateurs Ascend. Elle comprend DeepSelect pour les kernels TopK à hautes performances, TileLang pour l’optimisation des kernels IA et DeepGEMM-Ascend pour les opérations GEMM. S’y ajoutent DeepEP-Ascend pour les communications en parallélisme d’experts, TileKernels pour le calcul vectoriel et les accès mémoire, ainsi que FlashMLA pour les kernels d’attention MLA.
TileLang occupe une place centrale dans cette démarche : le code peut être écrit directement dans ce langage, tandis que les fabricants adaptent leur backend. Les programmes sélectionnent ensuite les implémentations sous-jacentes à l’exécution. L’objectif est de dissocier davantage le code d’entraînement du matériel, plutôt que de reconstruire une dépendance équivalente à CUDA autour d’un autre fournisseur.
Selon les chiffres rapportés, cette pile native porterait le Model FLOPS Utilization (MFU) à 45 %, contre environ 30 % précédemment indiqués pour les Huawei 910C. DeepSeek et Huawei ont également optimisé une configuration Atlas 950 SuperPoD à 128 cartes : l’opérateur d’attention parcimonieuse aurait atteint 410 TFLOPS pendant la phase de lecture.
Sur des tâches isolées limitées par le calcul, les résultats approcheraient 95 % du pic mathématique théorique en FP8. Ce chiffre ne doit pas être confondu avec le MFU d’un entraînement complet : il décrit des conditions ciblées, pas l’efficacité soutenue de l’ensemble de l’infrastructure.
L’observateur économique chinois @himsam181337, cité par Wccftech, estime que les expériences de post-entraînement de He Tao ont déjà partiellement montré la capacité d’Ascend à entraîner de grands modèles. V5 testerait surtout la possibilité de mener tout le préentraînement d’un modèle de pointe avec TileLang comme couche intermédiaire indépendante du matériel. Il oppose ainsi la comparaison des TFLOPS avec le H100 à deux critères plus concrets : la profondeur de l’adaptation logicielle et la fiabilité des supernœuds sur de longues sessions.
Ce même observateur évoque près de vingt ans de fidélisation des développeurs à CUDA et avance que la part de NVIDIA sur le marché chinois des puces IA serait passée de 95 % à 8 %, tandis qu’Ascend atteindrait 50 %. Ces estimations donnent la mesure du mouvement de substitution qu’il décrit, sans établir à elles seules la réussite technique du projet.
Le résultat décisif sera donc moins un record ponctuel qu’un entraînement achevé avec un débit utile stable. Si DeepSeek y parvient, Huawei disposera d’une référence industrielle pour sa plateforme complète, tandis que les développeurs auront une raison concrète de ne plus commencer systématiquement leurs projets dans l’écosystème CUDA.
Source : Wccftech
