Le mobile n’est plus le seul terrain de jeu de Qualcomm. Avec une feuille de route datacenter désormais balisée jusqu’en 2028, le groupe veut se placer là où la facture énergétique et le débit de tokens dictent déjà les choix d’infrastructure.
Qualcomm Dragonfly s’étend du CPU à l’inférence rack-scale
Lors de son Investor Day, Qualcomm Technologies a dévoilé une gamme complète pour le datacenter : le CPU Qualcomm Dragonfly C1000, l’architecture mémoire et calcul Qualcomm High Bandwidth Compute ou HBC, l’accélérateur d’inférence Qualcomm Dragonfly AI300, des produits de connectivité, ainsi qu’une offre de custom silicon. L’ensemble est présenté comme une pile complète orientée IA, avec un accent clair sur la performance par watt, le débit de tokens et le coût total de possession.
Qualcomm positionne cette offensive sur la montée des charges d’agentic AI, qui augmentent fortement la demande en inférence dans les centres de données. Cristiano Amon, président et CEO de Qualcomm Incorporated, estime que cette bascule favorise directement les acteurs capables de livrer plus de performances à puissance et coût réduits, et évoque déjà des accords pluriannuels et multi-générations avec de grands clients.
Tony Pialis, EVP et GM Data Center chez Qualcomm Technologies, met de son côté l’accent sur l’orchestration de plusieurs types de calcul dans une infrastructure distribuée et toujours active. Le discours est classique sur le fond, mais la proposition est plus large qu’un simple accélérateur IA : CPU, mémoire, interconnexions et intégration rack-scale sont pensés ensemble.
C1000, HBC et AI300 : les points techniques à retenir
Un CPU serveur Oryon à plus de 250 cœurs
Le Qualcomm Dragonfly C1000 est un CPU datacenter conçu pour les charges agentiques, généralistes et les nœuds hôtes IA. Qualcomm y intègre des cœurs Oryon maison, optimisés pour les performances par cœur et des fréquences supérieures à 5 GHz. La puce adopte un design chiplet de plus de 250 cœurs, avec un objectif de débit élevé sans sacrifier les performances unitaires.
Qualcomm avance une estimation de plus de 2x en performance par watt face à des offres CPU serveur concurrentes actuelles, sur la base des spécifications. Le C1000 vise aussi plus de 2 To/s de connectivité PCIe Gen 7, avec prise en charge de CXL pour les accélérateurs, le réseau haut débit, le stockage et la désagrégation mémoire. Le sous-système mémoire est annoncé comme optimisé pour la bande passante, la capacité, la latence et l’efficacité énergétique via une mémoire basse consommation de dernière génération.
Le CPU pourra assurer de l’inférence sur CPU avec un attachement optionnel au HBC. Qualcomm mentionne aussi des fonctions RAS avancées, dont ECC, isolation des fautes et récupération d’erreurs, ainsi qu’une compatibilité avec le refroidissement à air et liquide dans des racks et serveurs OCP ORv3. Trois déclinaisons sont prévues : CPU agentique, CPU généraliste et CPU pour head node IA. La disponibilité commerciale est attendue en 2028.
HBC mise sur la mémoire proche du calcul
Le Qualcomm High Bandwidth Compute repose sur une architecture de calcul proche mémoire, avec une solution silicium 3D-stacked qui associe calcul et bande passante mémoire accélérée. L’objectif est clair : attaquer le goulet d’étranglement du déplacement des données, qui pèse de plus en plus sur l’inférence IA.
La vraie question n’est plus seulement celle du calcul, mais de la mémoire qui l’alimente, un terrain où SOCAMM2 et la mémoire AI modulaire de Qualcomm et AMD donnent déjà une idée des arbitrages à venir.
Sur le papier, HBC Gen 1 doit permettre à l’AI250 d’atteindre 133 To/s par carte, soit une hausse de 18x de la bande passante mémoire effective face à l’AI200 en LPDDR5X. L’AI300, avec HBC Gen 2, est annoncé avec un gain de 54x par rapport à l’AI200. Qualcomm ajoute une promesse de 6x plus de bande passante par watt que la HBM, à spécifications publiées concurrentes normalisées au niveau carte, et de 200x plus de capacité par watt que la SRAM, cette fois normalisée au niveau rack. L’échantillonnage commercial de HBC Gen 1 avec l’AI250 est prévu pour mi-2027.
Le Qualcomm Dragonfly AI300 représente la troisième génération de plateforme d’inférence IA au niveau carte et rack, après les AI200 et AI250 dévoilés en octobre dernier. Cette version est compatible avec le refroidissement par air ou liquide direct et intègre HBC Gen 2 pour augmenter capacité mémoire et bande passante effective, avec en ligne de mire les déploiements d’inférence désagrégés pour LLM, LMM et charges agentiques.
Qualcomm évoque ici un gain attendu de 4x à 8x en performance par watt face aux architectures GPU existantes, sur la métrique de bande passante mémoire par watt au niveau carte. La montée en échelle passe par UALink et ESUN pour le scale-up, ainsi que par des liaisons cuivre et optiques pour le scale-out. L’échantillonnage commercial de l’AI300 est attendu en 2028.
Meta déjà signé, plus de 35 partenaires affichés
Au-delà des puces, Qualcomm veut montrer qu’il ne débarque pas seul. Le groupe a annoncé un accord stratégique multi-générations avec Meta, qui prévoit d’utiliser le Qualcomm Dragonfly C1000 dans sa prochaine flotte de serveurs. Pour Qualcomm, c’est le signal le plus important de cette présentation : la société n’expose pas seulement une roadmap, elle affiche déjà un premier client hyperscale de poids.
La société cite aussi le soutien de plus de 35 acteurs de l’écosystème, dont Advantest, Arista, Astera, Cirrascale, Compal, Confidential Core AI, Core42, Delta, Fibercop, Foxconn, GIGABYTE Technology, HUMAIN, Inventec, IONOS, Lenovo, Master Works, Microchip Technology, Micron Technology, Nanya Technology, NEC, NeuReality, Quanta, Pegatron Corporation, Samsung SDS, Saptiva AI, SK hynix America, Supermicro, Teradyne, TeraHop, UMC, VAST Data, Viettel IDC, VNPT Group et Wistron.
La partie connectivité couvre les interconnexions die-to-die, cuivre, optiques et campus, avec prise en charge du 800G et du 1.6T sur des applications optiques, AOC et AEC, jusqu’à 20 km. Qualcomm met en avant ses briques SerDes, PAM4, coherent-lite DSP, intégrité du signal et télémétrie pour répondre aux besoins des infrastructures IA distribuées et désagrégées.
Le point le plus intéressant reste la cohérence de l’ensemble. Qualcomm ne vise pas frontalement le calcul d’entraînement massif, mais l’inférence à grande échelle, là où la contrainte énergétique, la bande passante mémoire et l’utilisation réelle des racks commencent à peser davantage que la seule puissance brute. Si les chiffres avancés sur HBC et sur le rendement par watt se confirment, la fenêtre existe face aux GPU généralistes, surtout chez les hyperscalers capables d’absorber une nouvelle architecture sur plusieurs générations.
Source : TechPowerUp
