La prochaine rupture de densité chez Micron passera par l’assemblage de deux wafers distincts. Cette approche doit faire bondir la capacité des puces tout en accélérant sensiblement leurs échanges.
Micron G11 adopte l’empilement wafer-to-wafer
Micron travaille à la mise en production de sa technologie G11, appelée à succéder à la G9 actuellement déployée dans son catalogue. La génération actuelle dépasse déjà 200 couches, mais le constructeur estime que la poursuite de la mise à l’échelle passe désormais par un empilement vertical plus poussé.
La génération précédente sert de point de comparaison : la NAND G9 de Micron pour SSD avait déjà profondément revu l’architecture flash 3D du constructeur.
Avec la G11, Micron prévoit une architecture NAND 3D reposant sur un assemblage wafer-to-wafer afin de doubler la capacité des modules. Le groupe suit ainsi la voie ouverte par le fabricant chinois YMTC, qui exploite depuis plusieurs années une approche comparable avec sa technologie Xtacking.
Mémoire et circuits périphériques sur deux wafers
Le procédé sépare les éléments sur deux wafers : l’un accueille les cellules mémoire, l’autre les circuits logiques périphériques. Ils sont ensuite réunis par hybrid bonding, une liaison permanente dans laquelle des contacts métalliques intégrés fusionnent pour ne former qu’une seule puce.
Cette technique permet de relier plusieurs dies ou des wafers complets en assemblant leur face arrière. Micron vise ainsi une NAND de plus de 400 couches au second semestre 2027, étape supplémentaire vers la commercialisation à grande échelle du silicium empilé.
Densité doublée et interface à 5 400 MT/s
La densité surfacique annoncée passerait de 21 Gb/mm² sur la G9 à 42 Gb/mm² sur la G11. Micron prévoit également une nette progression des entrées-sorties, de 3 600 MT/s à 5 400 MT/s, ainsi qu’une réduction de 25 % de l’énergie nécessaire au transfert de chaque bit.
Ces chiffres ne permettent toutefois pas d’anticiper directement les débits des futurs SSD. Les performances réelles dépendront du nombre de puces NAND embarquées, mais aussi du contrôleur, du firmware et de l’interface utilisée pour communiquer avec le système hôte.
Le principal enjeu industriel réside dans la maîtrise du rendement de l’hybrid bonding à grande échelle. Si Micron tient son calendrier et ses objectifs, la G11 pourrait accroître les capacités sans augmenter proportionnellement la surface des puces, tout en donnant davantage de marge aux contrôleurs SSD grâce à son interface plus rapide.
Source : via Tom’s Hardware
