La course aux performances des serveurs d’IA se joue désormais jusque dans l’alimentation de chaque module mémoire. Rambus prépare ce terrain avec un nouveau circuit de gestion énergétique destiné à la prochaine génération de SOCAMM2.
Un PMIC pour la LPDDR6 SOCAMM2
Développé en coopération technique avec des clients et des partenaires de l’écosystème, ce Power Management IC doit accompagner les futurs modules LPDDR6 SOCAMM2 pour infrastructures de calcul accéléré. Rambus livre actuellement les premiers échantillons à ses principaux clients.
Le composant abaisse la tension fournie par le système vers les différents niveaux requis par la DRAM LPDDR6 et les autres puces actives du module. Il prend également en charge la conversion électrique, le séquençage des alimentations, la télémétrie et la protection contre les défauts.
Cette gestion fine doit répondre aux variations rapides de charge propres à l’entraînement, à l’inférence et aux systèmes d’IA agentique. L’objectif est d’augmenter le débit dans une enveloppe énergétique contrainte, Rambus mettant notamment en avant la métrique des tokens par watt.
SOCAMM2, une mémoire compacte et remplaçable pour l’IA
Le format SOCAMM2 transpose les qualités énergétiques de la LPDDR dans une architecture serveur compacte, modulaire et réparable. Sa prochaine évolution vers la LPDDR6 doit combiner capacité, bande passante et efficacité énergétique pour des accélérateurs toujours plus exigeants.
Micron soutient cette orientation. Praveen Vaidyanathan, vice-président et directeur général des produits mémoire cloud du groupe, estime que la LPDRAM prend une place croissante dans les infrastructures d’IA de nouvelle génération. Le fabricant participe par ailleurs au développement des standards SOCAMM2.
Rambus étend sa plateforme de composants mémoire
Rambus commercialise déjà un chipset complet pour les modules LPDDR5X SOCAMM2, couvrant l’alimentation, la configuration et la télémétrie. Le nouveau PMIC et le SPD Hub associé prolongent cette feuille de route vers la LPDDR6 SOCAMM2.
Le catalogue du groupe comprend aussi des pilotes d’horloge avec registre, ou RCD, des régulateurs de tension, des SPD Hubs et des capteurs de température pour modules DDR et LPDDR. Rambus continue parallèlement de développer ses chipsets destinés aux serveurs classiques à processeurs, tout en ciblant les architectures mémoire émergentes du calcul accéléré.
Rami Sethi, vice-président senior et directeur général des puces d’interface mémoire chez Rambus, présente cette conception comme un prolongement de l’expertise du groupe dans la gestion énergétique des mémoires serveur. Le passage à la LPDDR6 ne reposera donc pas uniquement sur les débits de la DRAM : l’efficacité de la conversion, la télémétrie et la maîtrise des transitoires deviendront déterminantes à l’échelle de baies entières d’accélérateurs.
Source : TechPowerUp
