La bataille des nœuds avancés ne se joue plus seulement en salle blanche. Elle se gagne aussi dans les outils capables d’amener plus vite une architecture complexe jusqu’au silicium validé.
Cadence a obtenu la certification de ses flux de référence numériques et custom pilotés par l’IA sur les technologies Intel 18A-P et Intel 14A, en s’appuyant sur les derniers PDK d’Intel Foundry. L’objectif est clair : proposer aux clients une voie prête pour le signoff afin de déployer des SoC avancés pour l’IA, le HPC et le mobile sur les nœuds de nouvelle génération d’Intel.
Intel 18A : des flux Cadence certifiés pour réduire le risque de design
Les deux groupes expliquent avoir co-optimisé outils, flux et méthodologies pour exploiter les spécificités d’Intel 18A, Intel 18A-P et Intel 14A. Cela inclut les transistors gate-all-around RibbonFET ainsi que les technologies d’alimentation par l’arrière comme PowerVia et PowerDirect.
Cadence met en avant son portefeuille EDA piloté par une IA dite agentique, associé à ses IP hautes performances, pour améliorer le triptyque PPA, soit consommation, performances et surface, tout en réduisant le risque de conception et le time-to-market. Les flux certifiés couvrent la synthèse, le place-and-route, le signoff temporel et énergétique, la vérification physique, la vérification de fiabilité ainsi que le design analogique et custom.
Ces flux ont été ajustés aux PDK d’Intel 18A-P et Intel 14A, avec une validation conjointe orientée fabricabilité, fiabilité et rendement. En pratique, Intel cherche ici à rassurer des clients potentiels qui regardent ses nœuds avancés pour des puces IA, des accélérateurs HPC ou des SoC mobiles premium.
Packaging avancé, chiplets et validation silicium au programme
La collaboration couvre aussi le packaging. Cadence et Intel Foundry ont co-développé un flux de référence dédié aux boîtiers avancés compatible avec EMIB et EMIB-T, afin de simplifier l’intégration d’architectures multi-chiplets complexes.
Au-delà du nœud lui-même, c’est souvent le packaging qui fixe la cadence industrielle, comme le montre aussi l’essor du packaging avancé dans la stratégie d’Intel.
Intel met en avant la suppression d’étapes de conversion de données, la possibilité de mener des travaux de conception en parallèle et des analyses précoces sur le thermique, l’intégrité du signal et l’intégrité de l’alimentation à l’échelle des dies et du package. C’est un point important pour des designs IA et datacenter où l’assemblage avancé devient aussi critique que le nœud lui-même.
Des IP déjà validées en silicium sur Intel 18A
Les deux partenaires indiquent également avoir validé en silicium des test chips IP sur Intel 18A avec des IP d’interface et mémoire signées Cadence. Cette étape doit démontrer l’interopérabilité entre les IP de Cadence, ses flux pilotés par l’IA et les technologies d’alimentation optimisées d’Intel Foundry.
Cadence rappelle au passage son statut de membre fondateur des programmes Intel Foundry Accelerator Ecosystem Alliance, avec un accent mis sur les solutions chiplets interopérables et l’accompagnement du design sur les nœuds avancés d’Intel.
Intel 14A se positionne déjà pour l’après-18A
Intel 14A est présenté comme une évolution majeure, avec RibbonFET 2 et PowerDirect de seconde génération. Intel estime que ce nœud pourra offrir davantage de performances à consommation équivalente face à Intel 18A.
La cible évoquée est large : accélérateurs IA de nouvelle génération, HPC cloud et edge, applications mobiles premium, puis à plus long terme les marchés aérospatial et gouvernemental. Cadence prévoit de montrer ces flux certifiés pour Intel 18A-P et Intel 14A, ainsi que ses méthodologies DTCO et ses solutions de packaging avancé, lors de la Design Automation Conference avec des sessions techniques et des démonstrations centrées sur l’IA, le HPC et le mobile.
Au-delà de l’annonce, Intel continue de traiter un point sensible de sa stratégie foundry : convaincre que ses nœuds ne sont pas seulement prometteurs sur le papier, mais réellement exploitables avec des outils, des IP et des flux de signoff crédibles. Dans cette course, la maturité de l’écosystème EDA pèsera presque autant que les gains bruts de densité ou de performances.
Source : TechPowerUp
