Le mur du nanomètre vient de céder un peu plus vite que prévu. IBM avance une technologie de puce à 0,7 nm qui relance la course à la miniaturisation au moment même où l’industrie se heurte aux limites physiques du silicium classique.
IBM 0,7 nm ouvre une nouvelle étape de densité
IBM a présenté ce qu’il décrit comme la première technologie de puce au monde sous le seuil de 1 nm, avec une architecture de transistor inédite au nœud 0,7 nm, soit 7 angströms. Le groupe parle d’un jalon majeur pour les semi-conducteurs, un secteur dont les avancées conditionnent aussi bien le calcul, les appareils domestiques, les systèmes de communication, les transports que les infrastructures critiques.
Cette puce regroupe près de 100 milliards de transistors sur une surface équivalente à un ongle. IBM indique que cela représente presque le double de la densité de sa puce 2 nm dévoilée en 2021.
D’après les résultats techniques publiés, cette génération pourrait apporter jusqu’à 50 % de performances supplémentaires ou 70 % d’efficacité énergétique en plus face aux puces IBM au nœud 2 nm. Les usages visés vont de l’IA générative et du cloud aux futurs appareils électroniques.
Nanostack, la nouvelle architecture au cœur du projet
Pour y parvenir, les chercheurs d’IBM ont développé une architecture de transistor entièrement nouvelle, baptisée nanostack. Le principe repose sur une conception 3D à base de nanosheets, présentée comme la première du genre dans l’industrie, alors même que l’architecture nanosheet actuelle avait déjà été introduite par IBM.
IBM n’est pas seul à pousser la feuille de route vers des nœuds toujours plus ambitieux, et les annonces de Rapidus sur ses puces 1,4 nm et sa deuxième usine donnent une idée du rythme imposé à toute l’industrie.
Le nanostack empile et décale verticalement les transistors via une intégration séquentielle 3D afin d’augmenter encore la densité. L’autre intérêt de cette approche est de pouvoir combiner différents matériaux dans chaque couche empilée, avec un réglage indépendant de la performance et de la consommation pour chaque transistor.
IBM affirme avoir validé expérimentalement cette architecture grâce à un assemblage diélectrique ultra-fin en intégration CMOS, à la démonstration d’une ingénierie à double canal et au fonctionnement d’un inverseur CMOS avec des performances de commutation conformes aux attentes. En clair, l’entreprise soutient que le concept n’est pas seulement théorique et qu’il peut exécuter un calcul réel.
Dans des travaux présentés au VLSI 2026, IBM ajoute que le nanostack permet aussi un gain de 40 % en mise à l’échelle de la SRAM. C’est un point important pour des puces plus efficaces et mieux adaptées aux besoins de bande passante des charges IA avancées.
Une feuille de route qui vise la production d’ici cinq ans
IBM estime que cette structure permet pour la première fois d’étendre la logique sous le nœud 1 nm et d’entrer dans une phase de miniaturisation à l’échelle de l’angström, donc à proximité immédiate des dimensions atomiques. Le groupe rappelle toutefois qu’un nœud de transistor renvoie désormais à une génération technologique plus qu’à une dimension physique exacte.
La société projette au moins une décennie supplémentaire de scaling grâce au nanostack, avec une adoption potentielle en production dès les cinq prochaines années. Les travaux sont menés dans le centre de recherche sur les semi-conducteurs d’Albany, dans l’État de New York, où doit être installée une machine de lithographie High NA EUV. Développée par ASML, elle est considérée comme essentielle pour la poursuite du scaling logique.
IBM précise collaborer sur ces procédés avec Lam Research Corp. (Nasdaq: LRCX), Tokyo Electron (TEL) et SCREEN Semiconductor Solutions, Ltd. Le groupe souligne aussi que ces outils High NA EUV ont déjà permis d’obtenir des dispositifs fonctionnels. En parallèle, IBM a récemment annoncé son projet Anderon, présenté comme la première fonderie quantique pure play au monde, une entité séparée appelée à s’appuyer sur l’expertise de l’entreprise en informatique quantique et en semi-conducteurs pour renforcer la production de wafers quantiques aux États-Unis.
À ce stade, l’annonce reste celle d’une percée de R&D, pas d’un produit prêt à entrer en volume. Mais si IBM tient sa trajectoire sur le 0,7 nm et sur la SRAM, l’enjeu dépasse largement le symbole technologique : cela redonnerait de l’air à toute la feuille de route du calcul haute performance et de l’IA, au moment où chaque gain de densité et de rendement énergétique redevient stratégique.
Source : TechPowerUp
