Le prochain grand saut serveur d’AMD a désormais une date, et il ne vise pas seulement les racks IA. Avec EPYC Venice, le groupe veut aussi rappeler que l’entreprise x86 reste un terrain de conquête très concret.
EPYC Venice sera lancé les 22 et 23 juillet
Mark Papermaster, CTO et Executive Vice President d’AMD, a confirmé que le premier processeur serveur Zen 6 de la marque sera officiellement introduit lors de l’événement Advancing AI des 22 et 23 juillet. Dans une interview récente, il explique que cette nouvelle génération reste pensée pour les charges x86 traditionnelles, avec une idée simple : les grands comptes ne vont pas abandonner des décennies d’infrastructure x86 installée.
Le discours est clair : AMD ne présente pas Venice comme un simple CPU d’accompagnement pour GPU, mais comme un processeur serveur capable de conserver son rôle central sur les workloads d’entreprise classiques. Papermaster parle même d’une continuité de leadership sur les CPU x86, tout en adaptant l’architecture aux nouveaux besoins de calcul.
Zen 6 sur TSMC 2 nm avec jusqu’à 256 cœurs
EPYC Venice repose sur le procédé TSMC 2 nm. AMD le présente comme le premier processeur HPC à entrer en production sur ce nœud. La montée en cadence a déjà commencé à Taïwan, comme l’entreprise l’avait indiqué en mai, avant une production également prévue sur le site TSMC en Arizona.
Le choix du 2 nm n’est pas anodin, car il place Venice dans une course industrielle où la densité de calcul compte autant que la promesse de calendrier, comme le détaille cet EPYC Venice lancé en production 2 nm chez TSMC.
La configuration la plus musclée grimperait à 256 cœurs Zen 6, soit une hausse de 33 % face aux actuels EPYC Turin à 192 cœurs. AMD avance aussi un gain de plus de 70 % en performances et en efficacité par rapport à la génération Zen 5.
Nouvelle plateforme SP7 et PCIe Gen 6
Sur la partie plateforme, Venice bascule vers le socket SP7 avec une prise en charge de la mémoire sur 16 canaux, pour une bande passante pouvant atteindre 1,6 To/s. AMD adopte aussi le PCIe Gen 6, un point particulièrement important pour les échanges entre CPU et GPU dans les environnements IA.
Dans les racks Helios, ces processeurs seront associés aux nouveaux GPU AMD Instinct MI455. C’est là que Venice doit jouer sur deux tableaux : les charges d’entreprise traditionnelles d’un côté, et les infrastructures IA à forte densité d’accélérateurs de l’autre.
Côté grand public, il faudra encore attendre. Les puces Zen 6 desktop et mobiles restent séparées de cette annonce, malgré les rumeurs autour de Ryzen Threadripper TR6 Mustang Peak, des Ryzen 10000 Olympic Ridge et des APU Medusa Point. À ce stade, rien n’est attendu avant la fin de l’année au plus tôt, avec le CES 2027 en janvier comme fenêtre de lancement la plus probable.
Ce lancement dira surtout si AMD peut prolonger sa dynamique en datacenter au moment où le CPU redevient un maillon stratégique des plateformes IA. Entre le 2 nm, le SP7, le PCIe Gen 6 et un plafond à 256 cœurs, Venice ressemble moins à une simple relève de Turin qu’à une base conçue pour les serveurs hybrides où calcul généraliste et accélération GPU doivent cohabiter sans goulot d’étranglement.
Source : TechPowerUp
