Le 2 nm passe un cap concret dans le serveur, et AMD s’y positionne avant tout le monde côté HPC. Avec Venice, le groupe sécurise une étape industrielle clé au moment où les infrastructures IA réclament toujours plus de densité et d’efficacité énergétique.
EPYC Venice entre en montée en production sur le 2 nm
AMD confirme la montée en production de son prochain processeur AMD EPYC, nom de code Venice, à Taïwan sur le procédé avancé 2 nm de TSMC. L’entreprise prévoit aussi, à terme, une montée en charge sur le site de fabrication de TSMC Arizona.
Selon AMD, Venice devient le premier produit HPC de l’industrie à entrer en production sur le 2 nm de TSMC. Cette étape s’inscrit dans l’exécution de la feuille de route CPU data center du groupe, avec en ligne de mire des gains de performance et d’efficacité énergétique pour les infrastructures cloud, entreprise et IA de nouvelle génération.
Lisa Su, CEO d’AMD, relie directement cette transition industrielle à l’accélération des plateformes IA. Le groupe estime que la montée des charges IA, y compris les workloads agentiques, impose des plateformes capables de passer plus vite de l’innovation à la production, avec le volume nécessaire.
Le CPU reste central dans les déploiements IA
AMD insiste sur un point souvent éclipsé par les GPU : dans un datacenter IA, le CPU reste déterminant pour orchestrer les mouvements de données, le réseau, le stockage, la sécurité et la coordination générale du système. L’adoption de l’IA ne se limite plus à l’entraînement et à l’inférence, et l’arrivée de charges plus complexes renforce mécaniquement ce rôle.
La société présente aussi cette montée en production comme le reflet d’une demande en hausse pour les processeurs EPYC dans le cloud, l’entreprise, le HPC et l’IA. En parallèle, AMD met en avant une base industrielle plus diversifiée géographiquement, avec Taïwan aujourd’hui et l’Arizona ensuite.
Verano prolongera la transition sur la feuille de route serveur
AMD prévoit d’étendre le procédé TSMC 2 nm au reste de sa roadmap CPU datacenter avec Verano, un processeur EPYC de 6e génération présenté comme optimisé pour le ratio performance par dollar par watt. Cette puce visera les charges cloud et IA.
Reste la question de la mémoire, souvent décisive quand les serveurs changent d’échelle plus vite que les usages. AMD a déjà laissé entendre que le LPDDR5X sur SOCAMM2 n’arriverait pas avant Verano, ce qui confirme que Venice conserve une approche plus classique à court terme.
Le groupe évoque aussi des innovations mémoire avancées, dont la LPDDR, pour améliorer les performances CPU, la bande passante et l’efficacité dans des environnements de plus en plus contraints sur le plan énergétique. AMD rappelle enfin que son partenariat avec TSMC couvre également le packaging avancé, avec SoIC-X et CoWoS-L, déjà exploités dans son portefeuille IA et datacenter.
Au-delà de l’annonce produit, le signal est surtout industriel. Être le premier à faire entrer un CPU HPC en production sur le 2 nm donne à AMD un levier concret sur le calendrier de sa prochaine génération serveur, alors que la bataille se joue désormais autant sur la capacité de fabrication et d’assemblage avancé que sur l’architecture elle-même.
Source : TechPowerUp
