Lisa Su a brandi une puce qui doit rapprocher encore le processeur central des accélérateurs IA. Prévu pour 2027, ce modèle associera une forte densité de calcul à une mémoire jusqu’ici inhabituelle sur EPYC.
AMD EPYC Verano change de mémoire pour l’IA agentique
Présenté pendant le discours d’ouverture de l’OCP Global Summit 2026 à San José, Verano constitue, d’après Lisa Su, « la prochaine étape de la feuille de route CPU d’AMD pour l’ère de l’IA ». Cette puce de 6e génération appartient à la famille EPYC 9006 « LP » et repose sur l’architecture Zen 6.
AMD évoquait initialement jusqu’à 72 cœurs sur une plateforme 1P optimisée pour l’hébergement de charges IA. Le plafond communiqué atteint désormais 192 cœurs, sans préciser s’il correspond à un seul processeur ou à une configuration réunissant deux puces de 96 cœurs.
Verano doit alimenter les accélérateurs Instinct MI500 au sein des futurs racks dédiés à l’IA agentique. À cette fin, AMD annonce une interconnexion xGMI pouvant atteindre 112 Gbit/s.
SOCAMM2 et LPDDR5X arrivent sur EPYC
La principale rupture se trouve du côté mémoire. Verano sera le premier EPYC équipé d’une interface LPDDR et prendra en charge le format SOCAMM2, fondé actuellement sur des modules DRAM LPDDR5X. Celui-ci vise une bande passante et une capacité élevées, avec une meilleure efficacité énergétique et un encombrement réduit.
Cette combinaison doit permettre aux fabricants de serveurs d’augmenter la densité mémoire sans reproduire les contraintes thermiques et électriques des plateformes traditionnelles. Les processeurs Verano « LP » utiliseront le socket SP8.
Un assemblage à huit CCD Zen 6
L’exemplaire montré sur scène comportait huit CCD Zen 6, deux imposants dies d’entrées-sorties et quatre contrôleurs mémoire LP5X disposés en périphérie. Les CCD paraissent plus petits que ceux de l’EPYC Venice en Zen 6C, ce qui pourrait indiquer l’emploi de dies Zen 6 classiques à 12 cœurs plutôt que des variantes Zen 6C plus denses à 32 cœurs.
Verano s’inscrit dans une gamme Zen 6 déjà articulée autour des EPYC Venice « 9006 », avec d’autres déclinaisons prévues entre 2026 et 2027, notamment Venice-X et Venice-HF. AMD réserve toutefois cette version LP aux charges d’IA agentique et à l’orchestration des accélérateurs dans les racks.
La LPDDR5X gagne les infrastructures IA
AMD n’est pas seul à retenir SOCAMM2. Les plateformes Vera Rubin et Vera CPX de NVIDIA s’appuient également sur de la LPDDR5X, comme la puce A15 récemment dévoilée par Tesla et plusieurs GPU Intel optimisés pour l’inférence. Intel, Qualcomm, Arm et d’autres acteurs développent parallèlement leurs propres solutions adaptées à l’IA agentique.
Lisa Su estime que la demande en processeurs serveur progressera de 50 % d’ici 2030, pour atteindre un marché de 200 milliards de dollars. Les futures générations Zen 7 et Zen 8 prolongeront cette offensive après Zen 6.
Le choix de la LPDDR5X montre que la bataille des racks IA ne se joue plus uniquement sur le nombre de cœurs ou la puissance des accélérateurs. La bande passante, la densité et la consommation de la mémoire hôte deviennent déterminantes, en particulier lorsque le CPU doit coordonner plusieurs GPU et des agents exécutant simultanément des tâches complexes.
Source : Wccftech
