TSMC vers la 6ème génération de CoWos

TSMC devrait lancer la production de sa technologie de la 6e génération de Chip-on-Wafer-on-Substrate (CoWoS). Comme la baisse de la finesse de gravure devient de plus en plus difficile ; les fabricants doivent trouver un moyen d’obtenir le plus de performances possibles. C’est là qu’intervient la technologie CoWoS de TSMC et d’autres technologies de puces. Elles permettent aux concepteurs d’intégrer de nombreux circuits intégrés sur une seule enveloppe. Dans le but d’obtenir un produit global moins cher que si le produit utilisait une seule grande puce.

TSMC

Vous vous demandez peut-être ce que la technologie CoWoS de 6e génération de TSMC a de si particulier. On dit que la nouvelle génération permet d’intégrer 12 piles de mémoire HBM dans une même enveloppe. Vous avez bien lu. Imaginez que chaque pile soit une variante de HBM2E d’une capacité de 16 Go. On aurait ainsi 192 Go de mémoire dans une même enveloppe. Bien sûr, ce serait une puce très coûteuse à fabriquer. Mais ce n’est qu’une vitrine de ce que la technologie pourrait réaliser.

L’article de DigiTimes indique que cette technologie devrait être produite en masse en 2023.

Retrouvez l’actualité hardware ici

Vous aimerez aussi...

Laisser un commentaire