Le rapport de force sur le packaging avancé se tend un peu plus. TSMC travaillerait sur une solution proche d’EMIB pour éviter qu’Intel ne grignote du terrain face à CoWoS.
TSMC EMIB dans le viseur d’Intel
Des sources citées par The Information indiquent que TSMC développe en interne une technologie décrite comme EMIB-like. L’objectif serait clair : proposer une alternative à sa famille CoWoS alors que certains clients pourraient être tentés par l’Embedded Multi-die Interconnect Bridge d’Intel.
Le projet serait mené avec le soutien de Kinsus Interconnect Technology, un partenaire taïwanais appelé à aider TSMC sur le développement, la montée en cadence et la fabrication de cette alternative à CoWoS. Ce point est loin d’être anecdotique, car l’industrialisation reste le nerf de la guerre sur ce segment.
CoWoS se décline déjà en trois approches
TSMC commercialise aujourd’hui CoWoS-S, CoWoS-L et CoWoS-R. CoWoS-S correspond à la première génération, avec un interposeur en silicium monolithique complet et des TSVs, pour maximiser la densité de routage et les performances.
Pour saisir ce que TSMC cherche à combler, il faut regarder de près les compromis entre densité, coût et modularité que la montée en puissance de CoWoS chez TSMC a déjà mis en lumière.
CoWoS-L adopte une approche hybride. Le wafer complet en silicium est remplacé par une base organique plus abordable, avec de petits ponts en silicium localisés, ou LSI, uniquement là où les échanges die-to-die à haute vitesse sont nécessaires. Cette architecture permet aussi de dépasser les limites de reticle grâce à l’assemblage par bridge stitching.
CoWoS-R pousse plus loin la logique de réduction des coûts en remplaçant totalement le silicium par un interposeur organique RDL en cuivre et polymère. La contrepartie est une légère baisse de la densité de routage et de l’atténuation du signal, mais sa flexibilité mécanique le rend plus facilement scalable et plus économique pour les puces à grande surface.
Pourquoi l’EMIB d’Intel pèse dans l’équation
Le portefeuille d’Intel couvre des briques 2D, 2.5D et 3D destinées à optimiser coût, consommation et bande passante à l’échelle système. EMIB repose sur un pont en silicium intégré au substrat, capable d’assurer des liaisons die-to-die localisées à forte densité sans le coût ni la surface d’un interposeur silicium pleine taille.
Des variantes déjà bien positionnées
Intel décline déjà cette technologie avec des versions comme EMIB-M, qui embarque des condensateurs MIM, et EMIB-T, qui intègre des TSVs. Ces petits bridges en silicium visent des connexions shoreline à faible coût et haute densité, adaptées notamment aux interfaces logic-to-logic et logic-to-HBM.
Si TSMC confirme cette orientation, le sujet dépasse la simple copie de concept. Il s’agit surtout de proposer un compromis plus fin entre performances, surface utile et coût de packaging, à un moment où les accélérateurs IA et les designs multi-dies rendent ces arbitrages de plus en plus stratégiques.
Source : TechPowerUp
