Quatre interposeurs géants sur un wafer 300 mm, quarante-neuf sur un panneau 600 x 600 mm : l’écart suffit à résumer l’enjeu. Rapidus mise précisément sur ce changement d’échelle pour sa feuille de route packaging à l’horizon 2030.
Rapidus packaging : cap sur les grands formats
Présentée lors de l’OCP APAC Summit 2026 par Rozalia Beica, CTO de Rapidus Design Solutions, la feuille de route détaille une montée en taille progressive des interposeurs : 4 réticules, soit 3 320 mm², puis 6 réticules à 4 980 mm², avant un objectif de 8 réticules et 6 640 mm² autour de 2030.
Le point central n’est toutefois pas seulement la taille des interposeurs, mais le passage au format panneau 600 x 600 mm. D’après la société, un interposeur 8 réticules permettrait de produire 4 unités sur un wafer standard de 300 mm, 9 sur un panneau 300 x 300 mm, 36 sur un panneau 510 x 515 mm et 49 sur un panneau 600 x 600 mm.
TSMC suit une trajectoire différente. Le fondeur taïwanais vise 5,5 réticules en 2026, 9,5 en 2027 et 14 en 2028 avec sa propre feuille de route CoWoS-L, là où Rapidus privilégie une montée en charge par le panel-level processing plutôt qu’une extension du modèle wafer classique.
Une stratégie industrielle déjà engagée
Le format 600 mm n’en est plus au stade théorique. Rapidus a déjà montré ce support et travaille avec le système d’électrodéposition Kallisto de Lam Research pour développer un packaging 2.xD avec couches de redistribution formées sur des carriers en verre de 600 mm.
Fin 2025, l’entreprise indiquait avoir produit son premier prototype de grand interposeur en verre et viser une production de masse en 2028. Son plan FY2026 prévoit aussi la mise en service complète de la ligne pilote Rapidus Chiplet Solutions, destinée à valider les procédés de packaging 2.xD et 3D.
De la puce 2 nm au packaging 3D
L’ensemble du portefeuille couvre le flip-chip BGA, les interposeurs silicium 2.5D, les interposeurs organiques RDL sur panneaux, les solutions avec ou sans bridge, ainsi que l’empilement 3D avec hybrid bonding. En 2030, Rapidus veut intégrer dans une même plateforme du logic sub-2 nm, de la HBM, des chiplets, des interconnexions optiques et du packaging sur panneaux.
Sur le front de la gravure, Rapidus a effectué l’an dernier le tape-out d’une puce de test 2 nm GAA sur équipements EUV d’ASML, avec une densité annoncée de 237 MTr/mm². Pour soutenir son objectif de production de masse en 2 nm dès 2027, le groupe a bouclé en février un financement de 267,6 milliards de yens, soit environ 1,7 milliard de dollars et à titre indicatif près de 1,56 milliard d’euros, avec l’appui du gouvernement japonais et d’industriels comme Canon, Fujitsu, Sony, NTT, SoftBank, Honda, Kioxia, Denso, Toyota et IBM Japan.
Le pari de Rapidus est aussi industriel que technologique. Si le panel-level packaging à 600 mm atteint les rendements espérés, l’entreprise pourrait se différencier moins par la seule gravure 2 nm que par sa capacité à assembler des systèmes complexes à base de HBM et de chiplets, là où la contrainte de coût et de volume devient critique pour tout le secteur IA.
Source : TrendForce
