Quel avenir pour le PCI Express ?

Le consortium PCI-SIG a publié de nouvelles informations sur les prochaines spécifications de la norme d’interface PCI Express. Le conseil d’administration du consortium est composé de représentants de fabricants tels qu’AMD, NVIDIA et Intel.

PCI Express 4.0 (PCIe 4.0)

Nous n’avons pas encore vu l’adoption sur l’ensemble des plateformes de la norme PCIe 4.0. À ce jour, seul AMD a introduit des CPU et des GPU compatibles avec cette nouvelle interface. Leur série Radeon RX 5000 est entièrement compatible avec la norme PCIe 4.0, de même que les cartes mères X570 et B550.

Intel devrait lancer les premiers processeurs compatibles PCIe 4.0 basés sur l’architecture Rocket Lake-S au début de l’année prochaine, tandis que sa série de cartes mères Z490 est déjà “matériellement prête” pour la norme, mais pas pour la série 10th Gen Core. Les premiers processeurs pour serveurs compatibles PCIe 4.0 d’Intel sont des Ice Lake-SP, attendus dans le courant de l’année.

En mai, NVIDIA a présenté le processeur A100 Tensor Core doté d’une interface PCIe 4.0. La prochaine série Ampere RTX devrait également prendre en charge la norme PCIe 4.0 lors de sa sortie.

PCI Express 5.0 (PCIe 5.0)

AMD et Intel n’ont pas confirmé publiquement quand les appareils compatibles PCIe 5.0 seront disponibles. Cependant, avec ce que nous savons des feuilles de route qui ont fuité, Intel devrait supporter le PCIe 5.0 avec l’architecture Sapphire Rapids.

La norme PCIe 5.0 doublera la largeur de bande de 4.0 tout en conservant la rétrocompatibilité jusqu’à la norme 1.0. Le développement et l’adoption de la norme PCIe 5.0 progressent en ce moment même. Le PCI-SIG est toujours en train de développer les équipements de test de conformité nécessaires.

PCI Express 6.0 (PCIe 6.0)

Tout comme la norme PCIe 5.0, les spécifications de la version 6.0 présentent une largeur de bande doublée par rapport à la version précédente (64 GT/s). La rétrocompatibilité doit également être maintenue jusqu’à la norme 1.0.

L’augmentation de la largeur de bande provient de l’adoption de la signalisation PAM4 pour la norme. Ce codage de 2 bits augmentera la largeur de bande en intégrant davantage de bits dans le flux. L’adoption de PAM4 signifie que la correction d’erreur est également nécessaire, c’est pourquoi PCIe 6.0 proposera également la correction d’erreur directe (FEC). Ces deux technologies devraient améliorer la fiabilité et l’efficacité de la bande passante en même temps.

La norme 6.0 a été conçue pour les applications à large bande passante, telles que l’informatique à grande échelle où le matériel d’intelligence artificielle et de Machine Learning est connecté. La diapositive de présentation énumère également la prise en charge de l’Ethernet 800G avec la nouvelle norme PCIe.

Le PCI-SIG a publié une version 0.5. Une version 0.7 est prévue pour la fin de l’année. Le consortium prévoit de finaliser les spécifications 1.0 de la norme PCIe 6.0 en 2021.

Retrouvez l’actualité hardware ici

Vous aimerez aussi...

Laisser un commentaire