Le prochain CPU serveur de NVIDIA se précise avec une fiche technique très dense, dominée par un point rarement anodin en datacenter : 176 lignes PCIe Gen 6 en configuration bi-socket. Le reste est du même niveau, entre 88 cœurs Olympus, 176 threads et 1,2 TB/s de bande passante mémoire en LPDDR5X.
NVIDIA Vera : 88 cœurs Olympus sur un die monolithique
Vera regroupe 88 cœurs Olympus, 176 threads matériels et 164 MB de cache L3 unifié sur un die de calcul monolithique. Chaque cœur dispose d’un front-end large avec prédicteur de branchement neuronal, d’un cache L1 d’instructions de 64 KB à 4 voies et d’une file de décodage de 48 instructions.
Le cœur peut aller chercher jusqu’à 16 instructions par cycle et s’appuie sur un décodeur 10-wide capable de traiter dix instructions fusionnées par cycle. La partie centrale peut renommer, allouer et valider jusqu’à dix micro-opérations par cycle. NVIDIA cite aussi le memory renaming, la value prediction et le move elimination pour limiter les blocages liés aux dépendances.
Le moteur d’exécution couvre les ressources entières, branchement, vectorielles, flottantes, cryptographiques et les unités dédiées aux chargements et écritures mémoire. Côté caches, chaque cœur intègre un L1 de données de 96 KB à 6 voies et un L2 de 2 MB à 8 voies.
SMT maison et préfetch orienté graphes
NVIDIA utilise ici son Spatial Multithreading, avec deux threads matériels par cœur Olympus. L’idée est de partitionner les ressources du cœur entre les deux threads pour réduire la contention par rapport à un SMT classique, avec la possibilité de privilégier un thread sensible aux performances pendant que le second gère des tâches système ou d’administration.
Pour mesurer ce que change réellement cette organisation côté exploitation, notre dossier sur Vera et l’IA agentique éclaire bien la logique derrière ces arbitrages.
Le sous-système mémoire reçoit plusieurs mécanismes de prélecture matériels. NVIDIA mentionne notamment un graph prefetcher pensé pour les structures de données riches en pointeurs et les charges de type graph processing.
Interconnexion, mémoire et E/S
Les cœurs, le cache, les contrôleurs mémoire et les E/S communiquent via la deuxième génération du NVIDIA Scalable Coherency Fabric. NVIDIA avance jusqu’à 3,4 TB/s de bande passante cœur à cœur, 1,2 TB/s sur la mémoire SOCAMM2 LPDDR5X et jusqu’à 1,5 TB de capacité mémoire par CPU.
Vera prend aussi en charge une interface NVLink-C2C à 1,8 TB/s, le PCIe Gen 6 et le CXL 3.1. En bi-socket, la plateforme atteint 176 lignes PCIe et fonctionne avec une topologie NUMA à deux nœuds, soit un domaine NUMA par socket.
NVIDIA affirme enfin atteindre jusqu’à 1,8 fois les performances de systèmes x86 non nommés sur certains workloads d’agents. Le constructeur précise que ces résultats proviennent de ses tests internes SPEC CPU 2026 réalisés en juillet 2026 et qu’ils n’ont pas encore fait l’objet d’une vérification indépendante.
Le point le plus intéressant n’est pas seulement la largeur du cœur Olympus, mais l’équilibre général entre calcul, mémoire et I/O. Avec 176 lignes PCIe Gen 6 en dual-socket, Vera vise clairement les serveurs très chargés en accélérateurs, en stockage rapide ou en interconnexions réseau, là où le CPU ne doit plus devenir le goulet d’étranglement de la plateforme.
Source : VideoCardz
