Près de 100 milliards de transistors pourraient tenir sur une surface comparable à celle d’un ongle grâce à une architecture à 7 angströms. IBM veut désormais franchir l’étape la plus délicate : transformer cette démonstration en procédé industrialisable avec l’aide de Siemens.
Nanostack passe du laboratoire à la préparation industrielle
Présentée plus tôt cette année par IBM, Nanostack est décrite comme la première architecture connue associant des nanosheets à un empilement tridimensionnel de transistors. Les composants sont superposés et décalés verticalement afin d’augmenter leur densité, jusqu’à approcher 100 milliards de transistors au nœud actuel de 7 angströms.
Chaque couche empilée peut en outre employer des combinaisons de matériaux différentes. IBM entend ainsi ajuster indépendamment les performances et l’efficacité énergétique de chaque transistor, tout en améliorant la densité de la SRAM.
La faisabilité de l’architecture ayant déjà été démontrée, les travaux portent maintenant sur sa conception, sa simulation et sa fabrication à grande échelle. Ils doivent également préparer les générations appelées à succéder au nœud de 7 angströms.
Siemens apporte ses outils EDA et de simulation
La collaboration associe l’expertise d’IBM dans les dispositifs semi-conducteurs aux compétences de Siemens en automatisation de la conception électronique (EDA), simulation des procédés, optimisation lithographique et logiciels de fabrication avancée.
Les deux groupes développeront notamment des modèles virtuels avancés de Nanostack. Ces représentations devront permettre d’évaluer les performances, d’optimiser les conceptions et d’identifier les difficultés de fabrication avant la production physique des puces.
Une co-optimisation dès la physique du transistor
Huiming Bu, vice-président de la R&D Silicon Technology chez IBM, présente Nanostack comme une plateforme évolutive faisant passer la mise à l’échelle des transistors de la 2D à la 3D. IBM y voit une voie pour poursuivre la progression de la logique nécessaire à l’IA et aux technologies émergentes durant la prochaine décennie.
Ankur Gupta, vice-président exécutif du portefeuille EDA IC de Siemens, souligne de son côté la nécessité d’une co-optimisation étroite entre physique des composants, outils EDA, logiciels industriels et fabrication. L’objectif consiste à détecter au plus tôt les limites physiques de ces architectures complexes afin de raccourcir leur cycle de développement.
Le véritable enjeu ne réside donc plus seulement dans la densité annoncée, mais dans la capacité à modéliser les interactions thermiques, électriques et lithographiques d’un empilement aussi fin. Si cette chaîne numérique tient ses promesses, elle pourrait réduire le nombre d’itérations matérielles coûteuses et rapprocher Nanostack d’une production viable.
Source : IBM
