PCI-SIG, l’organisation responsable des normes PCIe, annonce les spécifications du PCIe 6.0. Ce dernier offrira une vitesse de transfert de 64 GT/s. Les spécifications du PCIe 6.0 permettent d’offrir des performances exceptionnelles aux applications de traitement de données à haut débit.
Caractéristiques de la spécification PCIe 6.0
- Taux de données brutes de 64 GT/s et jusqu’à 256 GB/s via une configuration x16
- Signalisation à modulation d’amplitude d’impulsion à 4 niveaux (PAM4) et exploitation des PAM4 déjà disponibles dans l’industrie.
- La correction d’erreur directe (FEC) et le contrôle de redondance cyclique (CRC) légers atténuent l’augmentation du taux d’erreur binaire associée à la signalisation PAM4.
- Le codage basé sur Flit (unité de contrôle de flux) prend en charge la modulation PAM4 et permet de doubler le gain de bande passante.
- Mise à jour de la disposition des paquets utilisés en mode Flit pour fournir des fonctionnalités supplémentaires et simplifier le traitement.
- Maintien de la rétrocompatibilité avec toutes les générations précédentes de la technologie PCIe.
Cette nouvelle avancée permettra de multiplier par deux l’efficacité énergétique et la bande passante ; par rapport à la spécification PCIe 5.0. PCIe 5.0 n’autorisait qu’un débit de 32 GT/s. Tout en offrant des niveaux de latence inférieurs et une surcharge minimale de la bande passante. PCIe a été le principal facteur d’augmentation des performances et de traitement des données sur les des deux dernières décennies.
Le PCI-SIG est heureux d’annoncer la publication de la spécification PCIe 6.0. Moins de trois ans après la spécification PCIe 5.0. La technologie PCIe 6.0 est la solution d’interconnexion rentable et évolutive qui continuera d’avoir un impact sur les marchés à forte intensité de données. Comme les centres de données, l’intelligence artificielle/apprentissage machine, le HPC, l’automobile, l’IoT et le militaire/aérospatial. Tout en protégeant les investissements de l’industrie en maintenant la rétrocompatibilité avec toutes les générations précédentes de la technologie PCIe.
Al Yanes, président du PCI-SIG et président de l’association
PAM4
La nouvelle spécification introduira la signalisation PAM4 (modulation d’amplitude d’impulsion à 4 niveaux) ; la correction d’erreur directe (FEC) à faible latence et le codage basé sur Flit (unité de contrôle de flux). Cela permet à la technologie d’être rentable et évolutive. Les entreprises seront en mesure d’assurer l’avenir de leurs produits. En offrant aux consommateurs une technologie à large bande passante et à faible latence.
PAM4, ou modulation d’amplitude d’impulsion à 4 niveaux, est un format de modulation de signal à plusieurs niveaux utilisé pour transmettre des données. La précédente technologie NRZ utilisée ne proposait que deux niveaux de signalisation. Elle contient deux bits d’information comparables à la technologie NRZ sur un canal série. L’utilisation de PAM4 permettra à la spécification PCIe 6.0 d’atteindre un débit de 64 GT/s. Et une bande passante bidirectionnelle pouvant atteindre 256 Go/s via une configuration x16.
Flit
Le mode Flit, ou Flow Control Unit, est l’unité d’échange de données dans la technologie PCIe 6.0. L’organisation a adopté une structure Flit de 256 octets. Elle comprend les paquets de la couche de transaction (TLP) et les charges utiles de la couche de liaison de données (DLLP) de taille variable. Il s’agissait d’un changement important en raison de l’adoption du codage PAM4. Mais aussi de la correction d’erreur directe, FEC, qui ne porte que sur les paquets de données de taille fixe.
Pour plus d’informations sur le PCI-SIG et la technologie PCIe 6.0, visitez le site de l’organisation PCI-SIG.
Source : PCI-SIG
Retrouvez toute l’actualité hardware ici
