Une tuile compute qui enfle de 36 % et un cache massif en embuscade : Intel semble préparer une riposte frontale aux X3D d’AMD. Les contours de Nova Lake-S se précisent chez les leakers partenaires.
Intel Core Ultra 400 bLLC : vers une alternative aux X3D
Des détails partagés par HXL évoquent une tuile compute bLLC intégrée au die, à rebours de l’empilement 3D d’AMD. L’approche gonfle la surface : d’au moins 110 mm² sur un design standard, elle grimperait à 150 mm² avec bLLC, soit +36 %, pour une configuration 8P + 16E.
L’objectif est clair : attaquer les CPU Ryzen 9000X3D, actuellement très bien placés en jeu grâce à la réduction des goulots CPU via le 3D V-Cache, même avec de la DDR5 grand public. Intel miserait sur une intégration directe de la « Big Last Level Cache » plutôt qu’un empilage, avec un impact silicium assumé.
Les rumeurs évoquent 144 Mo de bLLC par Compute Tile. Un design à double tuile atteindrait 288 Mo au total. En face, AMD préparerait une hausse du 3D V-Cache de 64 Mo à 96 Mo par CCD, soit 192 Mo sur un double CCD.
Configurations évoquées et cadrage face à AMD
Au-delà du 8P + 16E, Intel explorerait un mode double compute tile portant le total de cœurs à 52 en incluant les LP cores d’autres tuiles. Cela viserait les segments haut de gamme, avec une enveloppe cache pensée pour lisser les performances en gaming et en productivité.
Côté AMD, un CCD Zen 6 passerait de 8 à 12 cœurs, avec des variantes double CCD et un simple CCD potentiellement clé en volume. L’augmentation de densité de cœurs et de cache chez les deux acteurs place la mémoire de dernier niveau au centre du jeu, surtout sur des plateformes DDR5 classiques.
Intel Core Ultra 400 et bLLC : surface, cache et coûts
L’intégration du bLLC dans la tuile compute explique l’augmentation de 110 mm² à 150 mm². Ce choix supprime la complexité d’un empilage 3D mais renchérit mécaniquement le die, avec des implications possibles sur le binning et les tarifs finaux, en échange d’une latence plus maîtrisée que du cache empilé.
Si ces chiffres se confirment, les puces Core Ultra 400 bLLC pourraient effacer les écarts en jeu observés face aux Ryzen 9000X3D, et préparer le terrain face aux futurs Ryzen 10000X3D en dual CCD à 192 Mo de 3D V-Cache. Le positionnement commercial dépendra alors autant des fréquences et de l’IO que de la seule taille de cache.
Source : HXL@9550pro
