La course à la bande passante mémoire vient de prendre un nouveau virage, avec un objectif désormais fixé à 16 Gbps par pin. À cette cadence, chaque pile HBM4E peut atteindre 4 To/s, un seuil qui change immédiatement l’échelle des accélérateurs IA les plus massifs.
HBM4E Samsung vise désormais 16 Gbps par pin
Dans le programme avancé de la conférence Hot Chips 2026, Sangwook Han a confirmé que Samsung prépare l’expédition d’une HBM4E à 16 Gbps par pin. La division semiconducteurs du groupe livre déjà de la HBM4E à 14 Gbps par pin depuis la fin mai de cette année.
Le saut est loin d’être anecdotique. Samsung expédie actuellement sa propre HBM4 à 11,7 Gbps, ce qui donne une idée du rythme de montée en fréquence entre les deux générations.
Jusqu’à 4 To/s par pile, avec plusieurs configurations prévues
À 14 Gbps et avec 2 048 pins par pile HBM4E, Samsung annonce une bande passante maximale de 3,6 To/s. À 16 Gbps, ce plafond monte à 4 To/s pour une seule pile.
Sur les accélérateurs IA ou les GPU qui empilent environ une douzaine de piles mémoire, le total devient considérable. Samsung propose actuellement une version 12 couches avec une densité de 48 Go par pile, tout en préparant aussi des variantes 8 couches de 32 Go et 16 couches de 64 Go pour répondre aux besoins clients.
Un empilement DRAM 10 nm et un base die personnalisé en 4 nm
Sur le plan technologique, Samsung s’appuie sur un procédé DRAM de 6e génération en classe 10 nm, ensuite empilé sur plusieurs couches. La HBM4E intègre aussi un base die personnalisé fabriqué sur le nœud SF4 4 nm de Samsung, avec l’objectif d’améliorer l’intégration selon les contraintes des différents packages clients.
Ce point est important : au-delà de la seule fréquence, Samsung met en avant une combinaison entre densité, bande passante et personnalisation du base die. Dans un marché où la HBM est devenue le goulet d’étranglement de l’IA haut de gamme, tenir la montée à 16 Gbps est autant un signal industriel qu’un progrès technique.
Source : via Jukan on X
