Une technologie mémoire relativement éprouvée se négocie désormais plus cher au mm² que le procédé de gravure le plus avancé de TSMC. Cette anomalie illustre l’ampleur des tensions provoquées par les besoins croissants de l’industrie de l’IA.
La DRAM 1b atteint 0,654 dollar par mm²
D’après les données de Kernel Insight citées par ZDNet, un wafer de 300 mm gravé en N3 chez TSMC coûte environ 20 000 dollars, soit approximativement 17 200 euros. Le wafer N2 de même diamètre atteint 30 000 dollars, environ 25 800 euros à titre indicatif.
Rapportés à leur surface, ces tarifs correspondent respectivement à 0,283 dollar par mm² pour le N3 et 0,424 dollar par mm² pour le N2, soit environ 0,24 et 0,36 euro. La comparaison avec la mémoire vive livre un résultat nettement moins intuitif.
La DRAM 1b affiche une densité de 0,436 Gb par mm². Avec un prix de référence de 1,50 dollar par Gb, environ 1,29 euro, sa valeur atteint 0,654 dollar par mm², soit près de 0,56 euro et 54 % de plus que celle d’un wafer N2 de surface équivalente.
Le tarif de référence confirmé par la DDR5
Cette estimation reste cohérente avec les chiffres communiqués le 21 septembre par DRAM Exchange. Une puce DDR5 eTT de 16 Gb y était cotée à 24,80 dollars, environ 21,30 euros, ce qui représente 1,55 dollar par Gb. La référence de 1,50 dollar par Gb apparaît donc réaliste.
Même l’ancienne DRAM 1z se rapproche du N2 de TSMC. Avec une densité de 0,273 Gb par mm², sa valeur ressort à 0,410 dollar par mm², environ 0,35 euro, presque au niveau des 0,424 dollar du procédé taïwanais.
La pénurie pèse davantage que la complexité industrielle
La fabrication de DDR5 reste pourtant beaucoup plus simple que celle d’un wafer N2 de même surface. L’écart observé ne reflète donc pas directement les difficultés de production, mais la pénurie persistante de DRAM standard et l’intensité de la demande. La mémoire 1b supporte ainsi une prime proche de 50 % face au nœud le plus avancé de TSMC.
Un retour rapide à la normale paraît d’autant moins probable que les prochaines générations feront appel à des procédés plus coûteux. Pour son B1b, premier procédé DRAM sous les 10 nm, Samsung prévoit de fabriquer les cellules mémoire et les circuits de commande périphériques, ou « peri », sur des wafers séparés.
Les deux parties doivent ensuite être réunies par hybrid bonding wafer-to-wafer, avec les cellules empilées au-dessus du peri. Cette technique étant onéreuse, Samsung devrait appliquer une prime importante à cette nouvelle génération de DRAM.
Le prix au mm² ne mesure pas seul le coût réel d’un composant, puisqu’il ignore notamment les rendements, le packaging et la valeur fonctionnelle du silicium. Il révèle néanmoins un renversement inhabituel : dans le marché actuel, la disponibilité de la mémoire compte davantage que la sophistication du procédé lithographique, avec des répercussions probables sur les serveurs IA, les PC et les portables.
Source : Wccftech
