Le leaker Kepler_L2 revient avec de nouvelles indiscrétions techniques sur la future génération de GPU AMD, les RDNA 5 / UDNA. Quatre configurations de puces seraient dans les cartons, allant d’une version musclée à 96 compute units à un modèle d’entrée de gamme plus modeste à 12 CU. Une stratégie cohérente avec l’ambition affichée par AMD de redéfinir son architecture graphique, comme on l’avait vu dans l’annonce du passage de RDNA 5 à UDNA.
Une architecture modulaire, des performances sur mesure
Commençons par le haut du panier : le GPU phare embarquerait 8 arrays de shaders, chacun dédoublé en deux engines, soit 16 Shader Engines au total. Chaque moteur graphique disposerait de 6 Compute Units, pour un total de 96 CU. Ce type de configuration semble confirmer les premières rumeurs évoquant un GPU « monstre » chez AMD.
Un design qui s’appuie sur une architecture très modulaire, avec un SoC central gérant les commandes graphiques, un cache L2, et 16 contrôleurs mémoire de 32 bits chacun, offrant jusqu’à 512 bits de bande passante. Ajoutez à cela la possibilité d’intégrer jusqu’à 128 Mo de cache Infinity, et vous avez une puce qui vise clairement le trône des performances.
De quoi rendre la rumeur autour d’une future Radeon RX 10900 XT encore plus séduisante.
Des configurations plus accessibles mais bien fournies
Juste en dessous, on retrouverait un modèle à 40 CU, organisé en 4 Shader Arrays (8 Engines), avec 5 CU par moteur. Il serait équipé de 6 contrôleurs mémoire, pour une interface à 192 bits, et jusqu’à 48 Mo d’Infinity Cache. Un bon compromis puissance/efficacité, possiblement taillé pour le milieu de gamme.
Les modèles plus modestes s’échelonnent entre 24 et 12 CU. Le 24 CU est doté de 4 Shader Engines à 6 CU chacun, accompagnés de 8 contrôleurs mémoire. Selon la largeur des bus utilisés (16 ou 32 bits), on obtiendrait une interface de 128 ou 256 bits. Quant au modèle d’entrée de gamme à 12 CU, il se contente de deux Shader Engines avec 6 CU chacun et de 4 contrôleurs mémoire. On parle ici d’une interface mémoire de 64 à 128 bits, avec potentiellement 16 à 32 Mo de cache.
Vers une convergence Radeon / Instinct ?
L’autre point intéressant concerne le cache local : AMD pourrait s’inspirer de l’architecture CDNA 5 pour gonfler la taille du L0/LDS par CU. Les puces MI400 des datacenters devraient passer à 448 Ko partagés, contre 32 Ko + 160 Ko auparavant. Difficile de dire si cette augmentation s’étendra aux GPU grand public, mais l’étiquette « UDNA » suggère une architecture unifiée entre Radeon et Instinct. Cela rejoint les spéculations sur l’arrivée de GPU multi-chiplets avec UDNA.
Une roadmap qui se précise
D’après d’autres fuites relayées sur Chiphell, AMD travaillerait bien sur ces quatre configurations : une puce très haut de gamme, une intermédiaire, une compacte, et une plus minimaliste. Le lancement de la gamme RDNA 5 est attendu pour la production de masse au second trimestre 2026, en pleine période où NVIDIA déploiera probablement sa série « SUPER » et Intel ses GPU Battlemage.
Et côté consoles ? Le GPU de la future PS6, propulsée par UDNA, laisse déjà entrevoir une montée en puissance graphique notable.
Tableau récapitulatif des configurations RDNA 5 / UDNA (rumeurs Kepler_L2)
| GPU Die | Positionnement | Compute Units max | Bus mémoire | VRAM max |
|---|---|---|---|---|
| Navi 5X | Flagship | 96 CU | 512-384 bit | 24-32 Go |
| Navi 5X | Milieu de gamme | 40 CU | 384-192 bit | 12-24 Go |
| Navi 5X | Entrée + | 24 CU | 256-128 bit | 8-16 Go |
| Navi 5X | Entrée | 12 CU | 128-64 bit | 8-16 Go |
Notre avis
Encore au stade de la rumeur, cette nouvelle génération RDNA 5 / UDNA promet de couvrir un large spectre de besoins, du joueur exigeant à l’utilisateur occasionnel. Si AMD tient ses promesses, 2026 pourrait marquer un tournant sur le marché des GPU. Reste à voir si la réalité rattrapera les schémas.
