Selon Tom Wassick, ingénieur en semi-conducteurs, AMD dispose peut-être d’un moyen direct d’augmenter les performances du GPU RDNA3 “Navi 31”. La principale machine SIMD du GPU est située dans le Graphics Compute Die (GCD) reposant sur l’EUV en 5 nm. Il est entouré de six Memory Cache Dies (MCD) construits en 6 nm. Ils contiennent chacun des contrôleurs de mémoire GDDR6 et un segment de 16 Mo de la mémoire Infinity Cache de 96 Mo du GPU.
Dans des observations microscopiques, Wassick a remarqué des structures sur le MCD de Navi 31 qui, selon lui, ressemblent à un réseau de connexions à travers le silicium (TSV). Le même type que celles utilisées dans les CCD “Zen 3” et “Zen 4”. Utilisé pour câbler la mémoire cache verticale 3D empilée sur le L3D (matrice de cache L3). Si la théorie se confirme, il pourrait être possible pour AMD d’augmenter la taille du segment de cache L3 par MCD de 16 Mo. Et donc la taille globale de la mémoire Infinity Cache du GPU.
Avec son architecture graphique RDNA2 (série RX 6000), AMD a considérablement agrandi les caches sur puce de ses GPU. Notamment pour le cache L3 de dernier niveau. Leur donnant même la désignation “Infinity Cache”, affirmant qu’ils ont eu un impact important du sous-système de mémoire. Le résultat est que le bus de mémoire de 256 bits rivalise avec les GPU de NVIDIA avec des interfaces plus larges en 320 ou 384 bits.
Source : Tom Wassick (Twitter), Tom’s Hardware
Retrouvez l’actualité hardware ici
