Selon ZDNET Korea, Samsung Electronics prépare des « base dies » HBM personnalisés gravés en 4 nm jusqu’au 2 nm, présentés comme un prolongement de sa stratégie d’avantage de procédé au-delà de HBM4. L’objectif : déplacer davantage de logique au pied des piles HBM, dans le die de base, désormais fabriqué en technologie logique depuis HBM4, afin de contourner la limite de surface des puces monolithiques hautes performances (858 mm² de champ de réticule) et d’améliorer l’efficacité énergétique.
En miroir, TSMC prévoit d’introduire son N3P pour des base dies HBM custom, mais Samsung chercherait à pousser plus agressivement vers le 2 nm. Plus le procédé du base die est avancé, plus il peut héberger de circuits qui, jusqu’ici, restaient sur le XPU central (GPU, NPU ou accélérateur maison), avec à la clé une densité logique et une sobriété accrue à proximité immédiate de la mémoire.
Vers des HBM « actifs » plus ambitieux
Le recours à des base dies HBM en logique avancée ouvre la voie à des fonctions de prétraitement, de gestion de bande passante et de contrôle plus sophistiquées directement sous la pile mémoire. Couplé aux interconnexions multi-puces, ce déplacement de blocs réduit la pression sur le die principal et aide à franchir le plafond physique du réticule sans exploser les latences.
D’après des sources internes citées, l’initiative est pilotée par l’équipe Custom SoC récemment créée au sein de la division System LSI de Samsung. Le positionnement est clair : proposer un continuum de procédés (4 nm → 2 nm) pour adapter le contenu logique du base die aux besoins des clients AI haut de gamme, alors que la demande en HBM4/HBM4E grimpe et que les roadmaps XPU butent sur la taille de die et les budgets thermiques.
Contexte concurrentiel et implications
Dans ce segment, la fenêtre se joue sur trois axes: densité logique au pied des piles, maîtrise d’assemblage 2.5D/3D et intégration co-design mémoire/accélérateur. Un base die en 2 nm crédibilise l’intégration de blocs plus lourds sous HBM4, mais impose une supply chain mature en procédés logiques avancés et en empilement TSV. TSMC pousse N3P côté base die custom, ce qui pourrait suffire pour des intégrations ciblées, mais l’avance nominale de Samsung en nœud plus fin lui offre un angle d’attaque différenciant sur l’efficience et l’aire utile.
Si Samsung concrétise une offre 2 nm pour base die HBM, les concepteurs d’XPU pourraient rééquilibrer leur partition logique entre die principal et base die, avec des gains en bande passante utile et en consommation par opération. La clé sera la disponibilité industrielle et les rendements, car toute variabilité à ce niveau se répercute sur le coût total des piles HBM et sur la cadence des plateformes AI haut de gamme.
Source : ITHome
