Un identifiant inconnu, dix cœurs, et un cache L3 de 32 Mo. C’est ce qu’un nouveau passage Geekbench révèle sur la plateforme Plum d’AMD, la future base des APU Medusa Point. Le chiffre interpelle : le Ryzen AI 9 365 actuel, même configuration dix cœurs, plafonne à 16 Mo de L3. Le mystérieux échantillon ingénierie affiche le double, sous l’étiquette Ryzen 9, à des fréquences bridées typiques d’un ES.
Un Ryzen 9 10 cœurs sur plateforme Plum FP10
Le chip est référencé sous l’ID 100-000001713-31_N et classé AuthenticAMD Family 26 Model 128 Stepping 0. Il tourne avec 10 cœurs et 20 threads, une fréquence de base annoncée à 2,40 GHz, mais bridée à environ 2 GHz dans ce contexte ES. Le test a été réalisé sous Windows 11 Pro 64 bits avec 32 Go de mémoire, sans précision sur le type de RAM.
Les scores Geekbench 6.6.0 relevés sont de 1210 en single-core et 7323 en multi-core sur la plateforme AMD Plum-MDS1. Ces chiffres sont à relativiser : les fréquences bridées d’un échantillon ingénierie ne reflètent pas les performances finales du produit.
32 Mo de L3 : le double des puces Strix Point actuelles
Le point le plus notable reste la configuration cache. Chaque cœur embarque 1 Mo de L2, et le L3 forme un bloc unique de 32 Mo. À titre de comparaison, le Ryzen AI 9 365 basé sur Zen 5, avec la même configuration dix cœurs et 1 Mo de L2 par cœur, se limite à 16 Mo de L3. Si ce chip correspond bien à un Medusa Point, AMD aurait donc doublé le cache L3 entre les deux générations.
Geekbench ne distingue pas encore les deux types de cœurs dans ce résultat, ce qui peut s’expliquer par le stade précoce de l’échantillon ou par une limitation de l’outil de benchmark face à une architecture hybride non finalisée. Plusieurs autres ID ont par ailleurs été repérés par les membres du forum Planet3DNow sur la même plateforme Plum.
Medusa Point : Zen 6, RDNA 5 et NPU nouvelle génération
Medusa Point est la prochaine famille d’APU mainstream d’AMD, attendue sous la référence Ryzen AI 400. Elle combinera des cœurs CPU Zen 6, un iGPU mixant RDNA 5 et RDNA 3.5, ainsi qu’une NPU de dernière génération. La plateforme cible une enveloppe de 45 W d’après les précédentes fuites sur Plum FP10.
Un lancement aux alentours du CES 2027 est évoqué. En attendant, les passages Geekbench de ce type confirment qu’AMD avance activement sur la validation silicium, avec un doublement du cache L3 qui, si confirmé, changerait sensiblement la donne sur les charges de travail sensibles à la latence mémoire.
Source : Wccftech
