Le chantier avait été mis de côté, mais il revient avec un changement de cap bien plus lourd qu’une simple révision de fiche technique. NVIDIA remet en selle Rubin CPX en troquant la GDDR7 pour de la HBM4, ce qui change immédiatement l’équation sur les charges IA à très long contexte.
Rubin CPX revient avec une mémoire totalement revue
Le projet Rubin CPX, présenté fin 2024 comme un accélérateur spécialisé dérivé de la famille Rubin, avait été placé en pause après son annonce initiale. D’après les dernières informations partagées par l’analyste de la chaîne d’approvisionnement Ming Chi Kuo, NVIDIA l’a désormais relancé avec une architecture mémoire revue en profondeur.
La différence la plus visible concerne la mémoire embarquée. Alors que la première version devait intégrer 128 Go de GDDR7, la nouvelle mouture passerait à 168 Go de HBM4. Ce changement implique aussi une refonte du packaging, vraisemblablement autour des technologies CoWoS-S ou CoWoS-L de TSMC.
Un accélérateur taillé pour le prefill des grands modèles
Rubin CPX n’est pas pensé comme un GPU généraliste pour l’inférence complète. Cette puce est dédiée aux charges de prefill, c’est-à-dire à la gestion du contexte d’entrée des LLM et au traitement du KV cache, pendant que les GPU Rubin classiques prennent en charge la phase de decode.
NVIDIA segmente ainsi plus clairement les rôles au niveau du rack. Rubin CPX serait déployé dans un rack séparé, avec des configurations allant de 64 à 256 GPU CPX autonomes par rack, et la société recommanderait un ratio 1:1 entre les GPU CPX et les GPU classiques présents dans les racks de decode.
30 PFLOPS sur un die monolithique
Sur le plan des spécifications, la puce délivrerait 30 PetaFLOPS de puissance de calcul en NVFP4 sur un die monolithique. NVIDIA y intégrerait aussi directement quatre NVENC et quatre NVDEC, afin de gérer des flux multimédias sans traitement externe additionnel.
À l’échelle d’un tray de rack, huit GPU CPX pourraient prendre en charge 1,34 To de prefill longue fenêtre de contexte ainsi que le KV cache associé, le tout en HBM4. Pour des LLM désormais mesurés en milliers de milliards de paramètres, cette séparation entre prefill et decode vise surtout à accélérer la livraison des tokens et à mieux répartir la bande passante mémoire là où elle compte le plus.
Ce retour de Rubin CPX dit aussi quelque chose de l’évolution du marché IA : la mémoire et le packaging deviennent aussi stratégiques que le compute brut. En passant de la GDDR7 à la HBM4 sur un SKU spécialisé, NVIDIA montre que l’optimisation des racks pour l’inférence géante se joue désormais au niveau de la topologie système, pas seulement au niveau du GPU pris isolément.
Source : Ming Chi Kuo
