Le calcul IA bute de plus en plus sur un problème banal en apparence : déplacer les données coûte désormais presque autant que les traiter. Avec son premier SoC IMC en 22 nm validé en silicium, TetraMem montre qu’une autre voie commence à sortir du laboratoire.
Une étape industrielle pour la RRAM analogique
TetraMem, société californienne spécialisée dans l’analog in-memory computing, a officialisé le tape-out, la fabrication et la validation initiale de son MLX200, un SoC d’IMC analogique basé sur de la multi-level RRAM en 22 nm. Le jalon est loin d’être anecdotique : il rapproche une architecture encore émergente d’un usage commercial concret.
L’idée reste la même, mais son exécution compte ici davantage que le concept. Au lieu de séparer mémoire et calcul, l’IMC analogique exécute les opérations directement dans les matrices mémoire, ce qui réduit fortement les mouvements de données, la consommation et les contraintes thermiques qui pèsent sur les systèmes IA modernes.
Le MLX200 combine des matrices RRAM multi-niveaux avec des moteurs de calcul mixed-signal afin d’accélérer les opérations vector-matrice dans la mémoire elle-même. TetraMem insiste aussi sur la compatibilité avec des procédés CMOS avancés, point critique si l’on veut dépasser le stade de la démonstration académique.
TSMC 22 nm, multi-niveaux et premiers résultats silicium
La société précise que sa technologie de multi-level RRAM a été démontrée sur le procédé TSMC 22 nm. Parmi les caractéristiques mises en avant : une compatibilité CMOS avec une complexité de procédé additionnelle limitée, un fonctionnement à basse tension et faible courant, ainsi que des propriétés de rétention, d’endurance et de stockage multi-niveaux jugées suffisantes pour des déploiements pratiques.
Les premiers résultats sur silicium montreraient un fonctionnement cohérent à l’échelle des matrices. Pour TetraMem, cela renforce la crédibilité de l’approche aussi bien pour de la mémoire non volatile embarquée que pour des usages compute-in-memory.
Une continuité avec les MX100 en 65 nm
Ce cap en 22 nm prolonge les travaux menés sur la plateforme MX100, fabriquée auparavant en TSMC 65 nm CMOS. TetraMem y avait montré des dispositifs RRAM multi-niveaux capables d’atteindre des milliers de niveaux de conductance, dans une publication Nature de mars 2023, puis des capacités de calcul analogique haute précision dans Science en février 2024.
L’entreprise explique travailler avec TSMC depuis 2019 pour faire progresser la RRAM d’un cadre de recherche vers un silicium manufacturable. Le passage au 22 nm résulte, selon elle, d’avancées conjointes sur l’intégration du procédé, l’uniformité des cellules et le co-design au niveau système.
Des cibles edge AI, mais un calendrier encore lointain
Les plateformes MLX200 et MLX201 visent en priorité les usages edge AI sensibles à la consommation et à la latence : traitement vocal et audio, objets connectés, wearables et capteurs always-on. TetraMem indique que les premiers échantillons d’évaluation sont attendus au second semestre 2026.
En parallèle, son IP mémoire multi-level RRAM est déjà proposée à l’évaluation et à d’éventuelles licences. Le CEO et cofondateur, Dr. Glenn Ge, estime que cette étape confirme la faisabilité d’une transition de la RRAM multi-niveaux et de l’analog in-memory computing vers un silicium commercial en nœud avancé.
Le plus intéressant dans cette annonce n’est pas seulement le 22 nm, mais le fait qu’un acteur encore discret revendique un enchaînement complet, du tape-out à la validation initiale. Si les performances, la variabilité et la tenue dans le temps suivent au niveau produit, ce type d’architecture pourrait surtout peser sur l’edge AI, là où chaque milliwatt et chaque accès mémoire comptent davantage qu’une promesse de puissance brute.
Source : TechPowerUp
