Huawei affirme avoir fortement allégé le réseau d’horloge de sa nouvelle architecture empilée. Ce gain ne suffirait toutefois pas à lever son principal obstacle dans les SoC mobiles : l’évacuation de la chaleur.
LogicFolding rapproche deux couches de silicium actives
Les clichés de puce publiés par Kurnal Insights montrent que le Kirin 9050 Pro associe un die de calcul à un die SRAM. Les deux couches actives sont assemblées face à face par une liaison hybride cuivre-cuivre d’environ 1,5 µm de pas.
Cette organisation empile verticalement les circuits logiques et augmente la densité de calcul sans exiger une densité de transistors équivalente sur chaque couche. Des interconnexions verticales atteignant l’échelle du micron doivent permettre aux deux niveaux de silicium de fonctionner comme un ensemble proche d’un die monolithique.
L’approche répond en partie aux contraintes imposées à Huawei et SMIC par les sanctions américaines. Elle cherche à compenser le retard de gravure par l’intégration 3D, plutôt qu’à rivaliser uniquement par la miniaturisation suivie par Qualcomm et Apple pour leurs SoC mobiles.
Des interconnexions raccourcies jusqu’à 70 %
Huawei avance que les longues connexions planaires sont remplacées par des liaisons verticales plus courtes. La longueur moyenne des interconnexions d’un cœur diminuerait d’environ 20 %, tandis que certains chemins critiques pourraient être raccourcis jusqu’à 70 %.
Le groupe estime ainsi pouvoir réduire d’environ 50 % le nombre de buffers d’horloge. La capacitance, la tension nécessaire et la consommation associée reculeraient en conséquence, ce qui limiterait théoriquement une partie du coût énergétique de l’empilement.
La dissipation thermique reste le point faible
L’expert en semi-conducteurs connu sous le pseudonyme @Taog_1575 conteste cependant la portée de ces gains. Il rapproche la contrainte thermique de celle rencontrée avec le Backside Power Delivery Network, ou BSPDN, qui déplace les lignes d’alimentation à l’arrière du wafer tout en conservant les signaux rapides sur sa face avant.
Même en évitant d’empiler verticalement les cellules à haute performance et en réduisant la consommation grâce à des routages plus courts, la capacité de dissipation se dégrade lorsque les couches actives sont superposées. La densité thermique peut donc rester problématique, imposer des fréquences plus prudentes et, dans certains cas, nécessiter un refroidissement actif difficilement compatible avec un smartphone.
Cette limite expliquerait, d’après l’expert, l’absence d’intérêt de Qualcomm et Apple pour LogicFolding dans leurs puces mobiles. Il estime par ailleurs que Huawei pourrait ne rejoindre les performances du procédé N3E de TSMC qu’à l’horizon 2030.
Le brevet Qualcomm ne concernait pas cette architecture
L’intérêt autour de la technologie s’est renforcé après la découverte d’un transfert de brevets entre Huawei et Qualcomm. Qualcomm a ensuite précisé ne pas être un « payeur net » dans cet accord de licences et assuré que celui-ci ne concernait pas LogicFolding.
L’empilement permet donc à Huawei de récupérer une partie des gains normalement obtenus par un nœud plus avancé, notamment sur les distances de routage et la densité fonctionnelle. Il ne remplace pas pour autant les bénéfices simultanés de fréquence, de rendement énergétique et de dissipation offerts par une gravure plus fine, trois critères déterminants dans l’enveloppe thermique très contrainte d’un smartphone.
Source : Wccftech
