JEDEC, l’association leader dans le développement de normes pour l’industrie de la microélectronique, est sur le point d’annoncer les prochaines générations de modules mémoire DDR5 MRDIMM et LPDDR6 CAMM. Ces nouvelles normes visent à révolutionner les marchés de l’intelligence artificielle et du calcul haute performance.
En effet, JEDEC a révélé récemment les détails clés de ses futures normes pour les modules mémoire DDR5 Multiplexed Rank Dual Inline Memory Modules (MRDIMM) et un nouveau Compression-Attached Memory Module (CAMM) pour la mémoire LPDDR6. Ces nouveaux standards sont conçus pour offrir une bande passante et une capacité mémoire sans précédent.
DDR5 MRDIMM : conception de module innovante et efficace
Les DDR5 MRDIMM proposent une conception de module innovante et efficace pour améliorer les taux de transfert de données et les performances globales du système. Le multiplexage permet de combiner plusieurs signaux de données et de les transmettre sur un seul canal, augmentant ainsi la bande passante sans nécessiter de connexions physiques supplémentaires. Parmi les autres fonctionnalités prévues, on trouve :
- Compatibilité avec les RDIMM pour une configuration flexible de la bande passante
- Utilisation de composants DIMM DDR5 standard (DRAM, format DIMM, SPD, PMIC, TS) pour faciliter l’adoption
- Mise à l’échelle efficace des E/S grâce aux capacités des processus logiques RCD/DB
- Utilisation de l’écosystème LRDIMM existant pour l’infrastructure de conception et de test
- Prise en charge de la mise à l’échelle multi-générationnelle jusqu’à la fin de vie de DDR5
La norme JEDEC MRDIMM devrait offrir jusqu’à deux fois la bande passante maximale de la DRAM native, permettant aux applications de dépasser les taux de données actuels. Un nouveau format « Tall MRDIMM » est prévu pour offrir une bande passante et une capacité plus élevées sans modification du boîtier DRAM.
En parallèle, le comité JC-45 de JEDEC développe un module CAMM de nouvelle génération pour LPDDR6, visant une vitesse maximale supérieure à 14,4 GT/s, avec un sous-canal de 24 bits, un canal de 48 bits et une matrice de connecteurs.
Ces projets en cours chez JEDEC ouvrent la voie au futur des mémoires pour l’IA et le HPC. Les entreprises sont encouragées à rejoindre JEDEC pour participer à l’élaboration de ces nouvelles normes prometteuses.
Lire aussi : DDR5 CUDIMM, CSODIMM, CAMM2 et LPCAMM2 : la révolution mémoire pour nos PC
