L’allocation de cœurs ne suffit plus quand des locataires se disputent le L3. AMD pousse le QoS au niveau global avec Zen 6 pour encadrer bande passante et privilèges à l’échelle du processeur.
AMD Zen 6 PQOS : contrôle de bande passante inter-domaines
AMD détaille trois ajouts PQOS pour Zen 6 : Global Bandwidth Enforcement (GLBE), Global Slow Bandwidth Enforcement (GLSBE) et Privilege-Level Zero Association (PLZA). Objectif : piloter finement le comportement de la hiérarchie mémoire et des privilèges d’exécution sur de larges groupes de processeurs logiques.
GLBE autorise un plafond de bande passante L3 externe commun pour des groupes de cœurs dépassant les frontières des QoS Domains classiques. Ces groupes forment un « GLBE Control Domain » où des Classes of Service (CoS) partagent une limite unique, remédiant aux implémentations antérieures cantonnées au périmètre d’un seul domaine.
GLSBE réplique le même principe, mais ciblé sur la mémoire marquée « Slow Memory ». Les deux mécanismes s’exposent via des Model-Specific Registers, avec une granularité suffisante pour des politiques différenciées par CoS ou par ensembles logiques étendus.
PLZA : priorité CPL=0 et suivi des ressources
PLZA introduit une association automatique des privilèges de niveau zéro (CPL=0) à une CoS ou un RMID spécifique. Là où les identifiants PQOS restaient liés au thread logique, le matériel peut désormais outrepasser cette association dès qu’un cœur exécute du code hautement privilégié, qu’il s’agisse du noyau ou d’un hyperviseur avec SVM.
Conséquence directe : les limites de ressources et la télémétrie peuvent être imposées au code système indépendamment de la configuration usager du thread, ce qui facilite l’isolation des charges critiques et la lisibilité du monitoring sur des hôtes mutualisés.
Impacts pour l’hébergement et le cloud
GLBE et GLSBE simplifient la police de bande passante sur des grappes de vCPU hétérogènes, en évitant les effets de bord entre locataires au-delà d’un seul domaine L3. PLZA, de son côté, facilite l’application de budgets dédiés au kernel et aux hyperviseurs, avec des limites séparées des workloads invités.
Ces briques rapprochent le QoS matériel des besoins actuels du multi-tenant à grande échelle, où la contention L3 et mémoire « lente » est souvent la variable cachée. Elles devraient réduire la variabilité inter-VM et lisser les SLO sans complexifier à l’excès la couche logicielle.
Source : TechPowerUp
